CC BY
38
Секция конструирования электронных средств
УДК 621.3.049.77.001.66
Б. Г. Коноплев, А. Н. Юрьев УЧЕБНО-ПРОЕКТНАЯ САПР БИС ЭДр1С
Разработан интегрированный комплекс программ для синтеза топологии и расчета параметров элементов и фрагментов БИС.
В САПР ЭЛИС входят следующие подсистемы:
1) подсистема расчета и проектирования пМДП- и КМДП-логических : элементов, позволяющая произвести расчет и синтез топологии логических элементов с произвольным числ.ом входов и формированием эскиза топологии;
2) подсистема расчета и проектирования биполярных транзисторов, позволяющая разрабатывать элементную базу для биполярных ИС;
3) подсистема расчета и проектирования резисторов, дающая возможность разрабатывать пленочные и полупроводниковые резисторы. Резистивный материал выбирается автоматически из базы данных с учетом предъявленных требований;
4) подсистема расчета и проектирования конденсаторов, позволяющая разрабатывать различные виды конденсаторов: тонкопленочные на основе МДП-структур, а также на основе барьерной емкости обратно-смещенного р-п-перехода;
5) подсистема анализа теплового режима ИС, позволяющая провести тепловой расчет ИС и оптимизировать их конструкцию.
САПР ЭЛИС реализована на языке РАБСАЬ в операционной среде МБ-ООБ и может использоваться на ПЭВМ типа 1ВМ РС АТ/ХТ.
Работа с САПР ЭЛИС реализована в диалоговом режиме с применением оконного интерфейса. Практически во всех режимах можно вызвать окно подсказки.
Программа предназначена для самостоятельного обучения студентов.
УДК 621.3.049.77.001.66
В. Г. Ивченко ИССЛЕДОВАНИЕ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ СаАв-БИС
Применение ОаАБ-элементов в 'БИС сопряжено с необходимостью удовлетворения повышенных требований к величине потребляемой мощности.
В ходе создания библиотеки СаАБ-элементов для заказных БИС были разработаны и исследованы логические элементы на полевых транзисторах с затворами Шоттки, построенные по схеме с непосредственными связями. Данные элементы характеризуются высоким быстродействием, малой занимаемой площадью и низкой рассеиваемой мощностью. Элементы разработаны согласно принципам известной методологии проектирования СБИС на основе адаптированной к САПР элементной базы.
Моделирование многовходовых элементов ИЛИ-НЕ показало, что разработанные элементы обладают средним временем задержки распространения сигнала порядка 100 пс для температуры 300 К при длине канала 1 мкм и
Известия ТРТУ
Специальный выпуск
ширине 5 мкм. В этом случае потребляемая мощность не превышает 0,4 мВт на элемент.
В то же время КМОП-элементы с поликремниевым затвором и с такой же длиной канала и занимаемой площадью обладают временем задержки распространения сигнала порядка 500 пс при температуре 300 К.
Элементы ЭСЛ, обладающие временем задержки, аналогичным задержке в СаАБ-элементах, характеризуются уровнем потребляемой мощности порядка 10 мВт на элемент.
На основании проведенных исследований был сделан вывод о возможности применения данной элементной базы в СаАэ-БИС и выработаны рекомендации по проектированию ее элементов.
УДК 621.3.049.77.001.66 •
А. В. Сковородников
ИССЛЕДОВАНИЕ ВЛИЯНИЯ ПЕРЕДАТОЧНОГО КЛЮЧА НА ПАРАМЕТРЫ ФРАГМЕНТОВ КМОП-СБИС
Проводилось исследование передаточного ключа, разработанного для параметризуемой библиотеки КМОП-элементов. На основе данного элемента, спроектирован четырехразрядный регистр. Использование данного элемента! в составе регистра позволило сократить занимаемую им площадь на 10%.
Возникла необходимость исследовать передаточный ключ для уточнение его влияния на быстродействие схемы в целом. :
При расчете времени задержки переключения использовалась схема из двух последовательно соединенных инверторов с включенным между ними передаточным ключом. При подаче .на вход ключа логической единицы ко времени заряда нагрузочной емкости добавляется время заряда паразитной емкости р-канального транзистора. Если на вход передаточного ключа подается логический ноль, то ко времени заряда нагрузочной емкости добавляется время заряда емкости п-канального транзистора. Основными величинами при расчете схемы, содержащей передаточный ключ, являлись: паразитные емкости, полные постоянные времени переключения транзисторов и времена задержки переключения из одного состояния в другое. Для сравнения проведены расчеты схемы из двух инверторов без передаточного ключа.
Основные зависимости времени задержки от толщины подзатворнрго диэлектрика и ширины каналов транзисторов показали, что передаточный ключ не дает значительного увеличения времени задержки. Оптимальные значения времени задержки можно получить, изменяя параметры каждого транзистора отдельно, а также меняя напряжение питания в пределах от 3 до 5 В. Быстродействие схемы при подключении передаточного ключа ухудшается в среднем на 2%. При расчете изменение параметров проводилось в пределах всей анализируемой схемы (как с переходным ключом, так и без него). Полученные результаты могут быть значительно улучшены при более точном расчете каждого структурно-топологического примитива в отдельности, а также исходя из конкретных требований при проектировании.
