CC BY
39
Секция конструирования электронной аппаратуры
разнообразные схемы аналоговых ключей. Например, в [2] предложен ключ, отличающийся рядом уникальных свойств. Схема управления в нем построена на так называемых лямбда-диодах, что обеспечивает, с одной стороны, минимизацию потребляемой энергии (в статических режимах рабочие точки определяются утечкой приборов и энергия затрачивается только при переключении), а с другой сто,
управления и коммутируемого сигнала как в режиме открытого, так и запертого .
Важной характеристикой аналоговых ключей является уровень коммутацион-.
управляющих импульсов в цепь коммутируемого сигнала. Реализация этих схем на навесных элементах или гибридно-пленочном исполнении дает ограниченный эф, -сокого уровня идентичности элементов компенсации и элементов, по которым проникает паразитный сигнал. Микроэлектронная реализация аналоговых ключей позволяет на топологическом уровне получить высокий уровень компенсации коммутационных помех и повысить быстродействие устройств.
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
1. Кильметов Р.С., Кухаренко А.П., Механцев Б.Е., Механцев Е.Б. Интегральные схемы на полевых транзисторах, стойкие к внешним воздействиям // Известия ТРТУ. Таганрог, 2000. №3.
2. АС. 875636 (СССР). Аналоговый ключ / Е.Б. Механцев, А.В. Переверзев, АТ. Краснопольский Опубл. 23.10.81. Б.И. №39.
УДК 621.3.049.77
Б.Г. Коноплев, Е.А. Рындин, АЛ. Ковалев ГЕНЕРАТОР ТОПОЛОГИИ СТАТИЧЕСКИХ ОЗУ
Статические оперативные запоминающие устройства (СОЗУ) во многом определяют технические характеристики электронной аппаратуры. Регулярность топологии позволяет создавать элементы СОЗУ таким образом, чтобы исключить операцию трассировки. Авторами разработана библиотека КМОП элементов СОЗУ (проектные нормы 0,7 мкм), методика и программное обеспечение, позволяющие синтезировать топологию СОЗУ в полностью автоматическом режиме в виде файла в стандартном формате (С№, ОББП) и имеющие следующие особенности по сравнению с аналогами:
♦ размеры элементов унифицированы таким образом, чтобы топология блоков СОЗУ синтезировалась посредством беззазорного размещения элементов;
♦ определенные элементы предусматривают параметризацию в соответствии с исходными данными для проектирования без нарушения требования беззазорного размещения;
♦ устройства подзаряда при отсутствии записи/чтения устанавливают на разрядных шинах напряжения неразрушающего считывания У<м - Щ, где У<м - напряжение питания; Щ - пороговое напряжение п-канадьного
-;
Известия ТРТУ
Специальный выпуск
♦ схема усилителя считывания предусматривает подключение разрядных шин RB0, RB1 к затворам р-канадьных МДП-транзисторов, что при используемых устройствах подзаряда разрядных шин позволяет повысить чувствительность и быстродействие, уменьшить сквозные токи и потребляемую мощность;
♦ предусмотрены отдельные сигналы чтения (RD) и записи (WR), что позволило уменьшить площадь и повысить быстродействие устройств
;
♦ временные диаграммы СОЗУ в режиме чтения предусматривают формирование коротких импульсов сигнала RD, используя которые устройство управления формирует управляющие импульсы усилителей считывания соответствующей длительности, что позволяет повысить быстродействие СОЗУ.
Результаты моделирования фрагмента СОЗУ с использованием подсистемы TSPICE САПР TANNER Pro показали, что разработанные библиотека КМОП, -ся для полностью автоматического проектирования блоков СОЗУ, характеризующихся высокой плотностью размещения элементов на кристалле и тактовыми частотами более (200-250) МГ ц для проектных норм 0,7 мкм.
Работа выполнена при финансовой поддержке Министерства образования РФ (проект 208.02.02.021) в рамках программы «Научные исследования высшей школы по приоритетным направлениям науки и техники», подпрограмма «Элещюника».
УДК 621.3.049.77.001.66
В.Г. Ивченко
VITAL-СОВМЕСТИМАЯ библиотека элементов для заказных
СБИС
Реализация сквозного маршрута проектирования заказных СБИС в ряде случаев сопряжена с затруднениями при моделировании структурного VHDL-представления проекта на уровне библиотечных элементов, учитывающего временные задержки (так называемое Back-annotate моделирование). Как правило, это связано с тем, что поставщики библиотек не всегда включают в состав поставляемого информационного обеспечения VHDL-описания элементов, выполненные в соответствии со спецификацией VITAL (VHDL initiative towards ASIC libraries -стандарт P1076.4) [1].
Исследованный маршрут проектирования заказных СБИС в САПР FPGA Advantage [2-4] дополнен рядом операций, направленных на создание VHDL-
описаний базового набора библиотечных элементов нулевого уровня и расширение
VITAL. -
сти системы Leonardo Spectrum отображения в заданном формате описаний эле, . форматов - это VHDL-описание поведенческого уровня.
Полученные таким образом данные использованы для разработки VITAL. Back-annotate
моделирования, основанного на применении временной информации, импорти-
