Варианты реализации блоков свертки систем кодирования в радиотехнических системах Текст научной статьи по специальности «Математика»

РАДИОТЕХНИКА

А.Н. Лукин,

доктор физикоматематических наук, профессор

М.Ю. Чепелев,

кандидат технических наук, Воронежский институт ФСИН

О.А. Андреева,

Воронежский институт ФСИН

ВАРИАНТЫ РЕАЛИЗАЦИИ БЛОКОВ СВЕРТКИ СИСТЕМ КОДИРОВАНИЯ В РАДИОТЕХНИЧЕСКИХ СИСТЕМАХ

EMBODIMENTS OF BLOCKS CONVOLUTION CODING SYSTEM IN RADIO-TECHNICAL SYSTEMS

Предложен ряд возможных путей построения блоков свертки для формирования конечных полей в системах кодирования. Проведен их сравнительный анализ по ряду критериев.

A number of possible ways of building blocks for the formation of the convolution of finite fields in coding systems is proposed. The comparative analysis on some criteria is given.

Разработка современных цифровых твердотельных радиолокаторов требует обработку сигнала в реальном масштабе времени. Ввиду этого основная цель статьи — повышение отдельных характеристик специализированных процессоров за счет совершенствования блоков свертки систем кодирования.

Одним из важнейших методов достижения высокой производительности и надежности радиотехнических систем и комплексов является повышение эффективности вычислительных процедур средствами специального кодирования. Кодирование элементов некоторой конечной модели действительных чисел и система правил реализации арифметических операций над элементами конечных полей определяются системой счисления. Для параллельной обработки различных алгоритмов в настоящее время предлагается использовать модулярную систему счисления (МСС), которая обладает свойством естественного параллелизма. Теоретико-числовой базой, определяющей способ независимой и параллельной обработки, является теория чисел [1].

113

Модулярная система счисления дает возможность эффективно распараллелить арифметические операции, которые называются модульными. Кроме них часто выполняются и операции, носящие позиционный характер. Реализация немодульных операций с помощью известных алгоритмов зачастую оказываются неэффективной из-за сложности их вычислений. Это обстоятельство в целом и снижает широкое внедрение модулярной арифметики в перспективные системы обработки информации. К немодульным относятся операции, при выполнении которых значение того или иного результата разряда зависит от всех или нескольких разрядов исходного числа. К числу таких операций относится перевод чисел из позиционных систем счисления (ПСС) в МСС. Для этого производится свертка числа по каждому модулю. Примером устройства, производящего подобную операцию, является блок свертки, обеспечивающий вычисление

где А. — значение /-го разряда исходного числа, представленного в ПСС; ^ — весовой коэффициент; т — модуль свертки.

Рассмотрим ряд методов, позволяющих существенно повысить быстродействие формирования остатка по конкретному модулю т свертки. Суть первого метода [2]

состоит в том, что число А (начиная с младшего разряда) для определения остатка по модулю т разбивается на числа, длина которых равна периоду повторения остатков от чисел 21 (1 — 0, к — 1), наложению этих периодов и последовательному суммированию промежуточных модульных остатков периода по модулю.

Представим число А в двоичной системе счисления:

Как следует из малой теоремы Ферма, всегда существует такой наименьший показатель степени Тт, что 2Тт = |1| Это положение свидетельствует о цикличности

остатков по модулю т в разложении (1) числа А. Для определения периода повторе-

модулю устройства т. Отметим, что если число 2 является первообразным корнем по модулю т , то /2 = 1 и тт — т — 1.

Следовательно, если количество разрядов двоичного представления числа А разбить на группы (начиная с младшего разряда) с периодом повторения Тт, то алгоритм свертки чисел по модулю заключается в следующем:

1) определяется число единиц одноименных элементов каждого периода по всей длине двоичного представления числа А;

2) вычисляются значения частичных модульных остатков;

3) суммируются по модулю значения частичных модульных остатков внутри периода повторения.

Иначе это можно записать в виде

где к — число разрядов входного регистра. Выражение из (2), заключенное в круглых скобках, реализуется обычно аппаратным путем (пункты 1 и 2 алгоритма), поэтому

А — • 2 + а • 2 +... + • 2 .

(1)

ния применим теорию индексов [3], откуда тт = (т —1/2, где /2 — индекс числа 2 по

т

(2)

число тактов операции формирования остатка по модулю от числа равно периоду повторения остатков Тт .

Блок свертки, выполняющий данный алгоритм, работает следующим образом (см. рис. 1).. В исходном состоянии все регистры обнулены. После подачи кода числа А на информационный вход первого регистра Р на вход начала вычислений (НВ) подают импульс, который поступает на информационный вход нулевого разряда третьего регистра Р3 и входы записи регистров Р и Р. Производится запись кода числа А в регистр Р и единицы в нулевой разряд регистра Р3, сигнал с выхода нулевого разряда которого поступает на второй вход нулевого блока Иі элементов И группы.

Модульный остаток нулевых элементов периодов повторения остатков с выхода нулевого преобразователя ПК кода числа единиц в код остатка по модулю группы поступает на информационный вход первой группы комбинационного сумматора КС по модулю, с выхода которого данный модульный остаток поступает на информационный вход второго регистра Р2 (на этом цикле КС производит сложение с нулем). Тактовый импульс, поступающий с тактового входа устройства (ТИ) на информационный вход элемента запрета З, производит сдвиг единицы из нулевого разряда регистра Р3 в первый и, поступая через второй элемент задержки ЭЗ2 на вход записи регистра Р3, производит запись кода модульного остатка. Сигнал с выхода первого разряда регистра Р

поступает на второй вход первого блока Иі элементов И группы, и модульный остаток первых элементов периодов повторения с выхода первого преобразователя ПК кода числа единиц в код остатка по модулю группы поступает на информационный вход

первой группы комбинационного сумматора КС по модулю, на информационный вход второй группы которого поступает число с выхода регистра Р2.

Результат суммирования по модулю устройства заносится в регистр Р2. Процесс повторяется до тех пор, пока единица не окажется в (гт -1) -м разряде регистра Р. Сигнал с выхода этого разряда поступает на управляющий вход элемента З запрета, прекращая поступление тактовых импульсов, и открывает (гт -1) -й блок И1 элементов И группы. Модульный остаток (гт -1) -х элементов периодов повторения остатков с выхода соответствующего преобразователя ПК кода числа единиц в код остатка по модулю поступает на информационный вход первой группы комбинационного сумматора КС по модулю, на информационный вход второй группы которого поступает двоичный код результата предыдущей операции. Результат операции формирования остатка по модулю устройства от числа А заносится в регистр Р и по сигналу с выхода второго ЭЗ2 элемента задержки поступает через блок И1 элементов И на выход устройства (блок свертки).

Рассмотрим конкретный пример выполнения операции свертки по модулю т = 5 от числа А = 72710 при к = 10. Обработка двоичного десятиразрядного числа А по модулю пять схематично изображено на рис. 2, где вертикальными линиями условно показаны разделители разрядов, соответствующие Т5, а горизонтальными — одноименные элементы каждого периода повторения остатков. Данная разрядность входного регистра Р позволяет формировать остаток по модулю от числа А = 0,1023.

Функционирование группы преобразователей кода числа единиц в код остатка по модулю (в данном случае их четыре) представлено в табл. 1—4. Комбинационный сумматор КС представляет устройства сложения двоичных чисел табличного типа. Второй элемент ЭЗ2 задержки производит задержку на время, равное времени проведения модульной операции сложения в сумматоре КС, а первый ЭЗ1 — на время проведения операции в КС плюс время записи информации регистр Р. Группа преобразователей ПК реализована на программируемых логических матрицах.

а а а а I а а а а I а а

и 1 2 3 4 5 6 / о?

Рис. 2. Организация процесса формирования остатка по модулю т = 5

В исходном состоянии все регистры обнулены. После подачи кода числа А = 1110_1011_01 (начиная с младших разрядов) на информационный вход первого

регистра Р на вход начала вычислений (НВ) подают импульс, который поступает на информационный вход нулевого разряда регистра Р и входы записи регистров Р и Р . Производится запись кода числа А в регистр Р и единицы в нулевой разряд регистра

116

Р, сигнал с выхода нулевого разряда которого поступает на второй вход нулевого

блока И элементов И группы. На вход нулевого преобразователя ПК кода числа единиц в код остатка по модулю группы поступает значение 110, а с его выхода код 0102 (табл.1) поступает на информационный вход первой группы комбинационного сумматора КС по модулю, с выхода которого величина 0102 поступает на информационный выход второго регистра Р. Импульс, поступающий с тактового входа устройства (ТИ) на информационный вход элемента З запрета, производит сдвиг единицы из нулевого разряда регистра Р в первый и, поступая через второй элемент ЭЗ1 задержки на вход записи регистра Р, производит запись кода 0102. Сигнал с выхода первого разряда регистра Р поступает на второй вход первого блока И элементов И группы, открывая

его. На вход первого преобразователя ПК кода числа единиц в код остатка по модулю группы поступает значение 101, а с его выхода код 1002 (табл. 2) поступает на информационный вход первой группы комбинационного сумматора КС по модулю, на информационный вход второй группы которого с выхода регистра Р поступает код 0102. Результат сложения по модулю пять, равный 0012, заносится в регистр Р . На следующем цикле на вход второго преобразователя ПК кода числа единиц в код остатка по модулю поступает величина 11, а на выходе его будет код 0112. В комбинационном сумматоре КС по модулю произойдет модульное сложение значений 0112 и 0012. Результат, равный 1002, вновь поступит в регистр Р . После поступления четвертого тактового импульса единица из второго разряда регистра Р переходит в третий (последний) разряд, сигнал с выхода которого поступает на управляющий вход элемента З запрета, прекращая поступление тактовых импульсов. На входе третьего преобразователя ПК кода числа единиц в код остатка по модулю будет значение 01, а на выходе 0112 (табл. 4). Последний цикл работы комбинационного КС сумматора по модулю заключается в модульном сложении кодов 1002 и 0112. Результат операции Amod5 = a =0102 заносится в регистр Р . С выхода первого элемента ЭЗ1 задержки сигнал поступает на второй вход блока И1 элементов И, открывая его. Остаток числа А по модулю 5, равный 0102, поступает на выход устройства. Проверка: |727|5 = |2| .

Таблица 1

Алгоритм работы нулевого ПК______________________________

Число единиц в 1'4-х разрядах А 0 1 2 3

Остаток по модулю 5 0 1 2 3

Таблица 2

Алгоритм работы первого ПК_______________________________

Число единиц в (1'4 + 1)-х разрядах А 0 1 2 3

Остаток по модулю 5 0 2 4 1

Таблица 3

Алгоритм работы второго ПК К

Число единиц в (1'4 + 2)-х разрядах А 0 1 2

Остаток по модулю 5 0 4 3

Таблица 4

Алгоритм работы третьего П К

Число единиц в (1'4 + 3)-х разрядах А 0 1 2

Остаток по модулю 5 0 3 1

Ґ г-1

Е й Еа^з ■2 і

V 3=0 т у

Одним из важных достоинств данного блока свертки является то, что время формирования остатка по модулю не зависит от разрядности исходного числа, подлежащего преобразованию, и составляет величину периода повторения остатков Тт .

Дальнейшим развитием данного подхода для повышения быстродействия (уменьшения временных затрат) при формировании остатка является следующее [4]. Число А (начиная с младшего разряда) для определенного основания системы счисления ё разбивается на группы, длина которых равна 1о§2 ё (числу двоичных разрядов для представления ё в двоичном коде) и последовательному суммированию групповых модульных остатков числа по модулю т . Представим число А в ^-ичной системе счисления

1о§2 ё

А = а0ё0 + а • ё1 +... + а^ • ёк~х, где ё = • 2д,

д=0

тогда число А можно записать в виде

(3)

где ^ — число двоичных разрядов в группе; аы=}— число (0 или 1) двоичного представления числа в двоично-^-ичной системе счисления.

Выражение, заключенное в скобках (3), реализуется с помощью группы ПК преобразователей кодов. Время выполнения операции формирования остатка по модулю от числа составляет [к / ^]. В частности, устройство нормально функционирует в том случае, когда ё является степенью числа 2 (двоично-четвертичная, двоичновосьмеричная и т.д.). Отметим, что при 2^—1 = |1| преобразователи ПК кодов идентичны,

а если т > ё, то они не нужны.

Следует отметить, что при (т,ё)± 1 блок свертки существенно упрощается. Быстродействие можно повысить также, применяя деление числа А на группы, кратные величине ^ при соответствующем увеличении оборудования. Этот метод позволяет определить остаток по модулю числа, записанного в двоично- ё -ичной системе счисления, но и в обычной позиционной двоичной.

Если модуль т является простым числом, то первый метод построения блоков свертки можно существенно улучшить [5]. В этом случае вторая половина периода повторения остатков от числа 21 ( = 0, к — 1) является двойственной и первой. Ввиду этого операция свертки числа по модулю производится путем последовательного суммирования промежуточных модульных остатков полупериодов по модулю.

Ранее было получено выражение тт =(т — 1)/У2, где У2 — индекс числа 2 по модулю устройства т . Однако этот результат является лишь частным решением сравнения 2Тт = 1 при g = 2 (g — первообразный корень по модулю т . В общем виде имеем (т — 1)

т =

т

(т - 1, J 2 )’

т

т

где (т — 1, У2) — наибольший общий делитель чисел (т — 1) и У2. Рассмотрим возможность дальнейшего повышения быстродействия числа по простому модулю, связанную с закономерностями распределения остатков внутри периода. Ввиду того, что

тт —1

£ |2'|т =|2'т — 1 т Ф ,

'=0 т

как это следует из малой теоремы Ферма, сумма остатков внутри периода Т т кратна величине модуля. В частности, при т = 5 имеем

1, 2, 4, 3, 1,...

\1_11__I’ | ’ ’

Горизонтальными линиями отмечены остатки, парные суммы которых равны т , что позволяет исключать соответствующие разряды в двоичном представлении числа А для уменьшения тактов проведения операции. Определим расстояние Хт между двоичными разрядами, модульные остатки которых в сумме составляют величину т пу-

тем решения сравнения

2%т + 1т = 1°т. Откуда Л) п°д°бно (4), —

наибольший общий делитель 3 т_х и У2 (Зт_ 1— индекс числа (т — 1) по модулю т ). Неравенство Тт Ф ^ является удобным критерием двойственности остатков в периоде. Он позволяет уточнить, что g = 2 не является существенным условием симметрии относительно модуля распределения остатков периода тт . Например, при т = 17 ^ = 3) имеем следующее распределение остатков:

1, 2, 4, 8, 16, 15, 13, 9, ...

Однако ввиду того, что при g Ф 2(т — 1, У2 ) Ф1, то в этом случае тт <(т — 1), что

позволяет использовать подобные числа в высокопроизводительных устройствах формирования конечных полей.

Следовательно, алгоритм произведения чисел по модулю заключается в следующем:

1) производится сброс в ноль единиц двойственных разрядов, что равносильно вычитанию величины т из суммы остатков периода;

2) суммируются по модулю значения частичных модульных остатков по полупе-риоду повторения.

При этом быстродействие свертки по модулю повышается в 2 раза, и число тактов операции составляет тт /2. Дальнейшим развитием этого подхода может служить на втором этапе сброс в ноль оставшихся двойственных пар единиц в различных периодах повторения, составляющих в сумме величину т .

Проведем кратно сравнительный анализ рассмотренных методов построение блоков свертки. В первом случае разработанное устройство жестко привязано к его модулю, а точнее к величине (т — 1), составляющей период повторения. Повышение быстродействия операции возможно только в случае, когда модуль является простым числом, т.е. в варианте реализации третьего метода. Второй метод является более гибким и позволяет варьировать в широких пределах между быстродействием и аппаратурными затратами на построение соответствующих блоков свертки в МСС.

Таким образом, предложенные в статье методы построения блоков свертки позволяют повысить производительность кодирующих устройств приблизительно в 1,3 раза по сравнению с традиционными.

ЛИТЕРАТУРА

1. Ряднов С.А. Модульные параллельные вычислительные структуры нейропро-цессорных систем / под ред. Н.И. Червякова. — М.: Физматлит, 2003. — 288 с.

2. Ирхин В.П. Устройство для формирования остатка по модулю от числа. — Патент РФ № 2110147, Б.И. № 12,1998.

3. Акушский И.Я., Юдицкий Д.М. Машинная арифметика в остаточных классах.

— М.: Сов. Радио, 1968. — 440 с.

4. Ирхин В.П. и др. Устройство для формирования остатка по модулю от числа.

— Патент РФ № 2157589, Б.И. № 28, 2000.

5. Ирхин В.П. и др. Устройство для формирования остатка по модулю от числа.

— Патент РФ № 2209460, Б.И. № 21, 2003.

REFERENCES

1. Ryadnov S.A. Modulnyie parallelnyie vyichislitelnyie strukturyi neyropro-tsessornyih sistem / pod red. Chervyakova N.I.. — M.: Fizmatlit, 2003. — 288 s.

2. Irhin V.P. Ustroystvo dlya formirovaniya ostatka po modulyu ot chisla. — Patent RF # 2110147, B.I. # 12,1998.

3. Akushskiy I.Ya., Yuditskiy D.M. Mashinnaya arifmetika v ostatochnyih klassah.

— M.: Sov. Radio, 1968. — 440 s.

4. Irhin V.P. i dr. Ustroystvo dlya formirovaniya ostatka po modulyu ot chisla. — Patent RF # 2157589, B.I. # 28, 2000.

5. Irhin V.P. i dr. Ustroystvo dlya formirovaniya ostatka po modulyu ot chisla. — Patent RF # 2209460

СВЕДЕНИЯ ОБ АВТОРАХ

Лукин Александр Николаевич. Профессор кафедры физики. Доктор физико-математических наук, профессор.

Воронежский институт МВД России.

E-mail: [email protected]

Россия, 394065, г. Воронеж, проспект Патриотов, 53. Тел. (8) 952-101-9545.

Чепелев Михаил Юрьевич. Доцент кафедры основ радиотехники и электроники. Кандидат технических наук.

Воронежский институт ФСИН России.

E-mail: [email protected]

Россия, 394072, г. Воронеж, ул. Иркутская,1а. Тел. (473)2674-795.

Андреева Ольга Алексеевна. Адъюнкт.

Воронежский институт ФСИН.

E-mail: [email protected].

Россия, 394072, г. Воронеж, ул. Иркутская,1а. Тел. (473) 2478-474.

Lukin Alexander Nikolayevich. Professor of the chair of Physics. Doctor of sciences (physics and mathematics), professor.

Voronezh Institute of the Ministry of the Interior of Russia.

Work address: Russia, 394065, Voronezh, Prospect Patriotov, 53. Tel. (8) 952-101-9545.

Chepelev Mikhail Yuryevich. Associate Professor of the chair of fundamentals of radio engineering and electronics. Candidate of sciences (technics).

Voronezh Institute of the Federal Penitentiary Service.

Work address: Russia, 394072, Voronezh, Irkutskaya Str., 1a. Тел. (473)2674-795.

Andreeva Olga Alekseevna. Post-graduate.

Voronezh Institute of the Federal Penitentiary Service.

Work address: Russia, 394072, Voronezh, Irkutskaya Str., 1a.Tel. (473) 2478-474.

Ключевые слова: системы кодирования; теория чисел; блок свертки; конечные поля. Key words: coding system; number theory; block convolution; finite fields.

УДК 681.32

ИЗДАНИЯ ВОРОНЕЖСКОГО ИНСТИТУТА МВД РОССИИ

Радиоавтоматика: учебное пособие / О.И. Бокова [и др.] — Воронеж: Воронежский институт МВД России, 2013. — 131 с.

Настоящее учебное пособие содержит теоретический материал, примеры анализа и синтеза, а также применения устройств и систем радиоавтоматики.

Пособие предназначено для курсантов и слушателей образовательных учреждений МВД России, а также студентов высших учебных заведений, обучающихся по специальности 210701 — Инфокоммуникационные технологии и системы специальной связи.