CC BY
71
Вестник Воронежского института МВД России №2 / 2015
В.А. Мельник,
кандидат физикоматематических наук, Воронежский институт ФСИН России
Р.В. Кузьменко,
доктор физикоматематических наук, доцент,
Воронежский институт ФСИН России
В.П. Ирхин,
доктор технических наук, доцент,
Воронежский институт ФСИН России
ИНФОРМАЦИОННАЯ ИЗБЫТОЧНОСТЬ В УЗЛАХ НЕПОЗИЦИОННОГО СПЕЦВЫЧИСЛИТЕЛЯ ДЛЯ ТЕЛЕКОММУНИКАЦИОННЫХ УСТРОЙСТВ
INFORMATION REDUNDANCY IN THE NODES OF THE NONPOSITIONAL SPECIALTY CALCULATOR FOR TELECOMMUNICATION DEVICES
Предложен ряд вариантов сокращения избыточности информации в арифметическом устройстве спецпроцессора для реализации в устройствах телекоммуникаций.
The series of options are proposedfor reducing redundancy in the arithmetic unit special processor for implementation in the telecommunication devices.
Введение. Снижение информационной избыточности позволяет повысить эффективность работы устройств телекоммуникаций, а также сетей и систем на их основе. Объектами уменьшения информационной избыточности в настоящее время стали системы искусственного интеллекта, цифровой обработки сигналов, а также автоматического контроля и управления. Другая область, где применяется сжатие данных, — разработка высокопроизводительных вычислительных систем. Для сокращения объема необходимой информации следует осуществлять ее преобразование, которое может выполняться не только в процессе ее использования, но и на предварительном этапе.
Одним из главных направлений повышения производительности используемых вычислителей является применение тех или иных форм параллельной обработки. В связи с этим особый интерес представляют исследования по теории и приложениям числовых систем с параллельной структурой (непозиционным арифметиче-
149
Информатика, вычислительная техника и управление
ским кодам) [1]. Наиболее привлекательным в этом отношении являются модулярные системы счисления (МСС), для которых вопросы сжатия информации в узлах спецвычислителей (СВ) наиболее актуальны.
Методы сокращения избыточности. Избыточность — термин из теории информации, означающий превышение количества информации, используемой для передачи или хранения сообщений над его информационной энтропией. Рассмотрим ряд методов сокращения избыточности, связанных с анализом преобразуемых данных и синтезом оптимальной структуры непозиционного СВ. Для уменьшения избыточности применяется сжатие данных [2]. В настоящее время понятие избыточности существенно отличается от первоначального: оно расширилось и максимально приблизилось к понятию «резервирование». Согласно ГОСТ 18347—75, резервирование — это метод повышения надежности объекта введением избыточности. Там же избыточность определена как дополнительные средства и возможности сверх минимально необходимых для выполнения объектом заданных функций.
Избыточность, как правило, вводится в систему искусственно, специально для повышения надежности системы и обеспечения достоверности преобразуемой информации, но может быть и естественной, внутренне присущей самой системе. Определение необходимой избыточности информации решается в каждом конкретном случае, исходя из особенностей решаемой задачи и возможных ограничений. Рассмотрим варианты сокращения внутренней информационной избыточности для повышения производительности непозиционного вычислителя.
Одним из методов построения вычислительных трактов СВ является метод кольцевого вращения. Технической основой для реализации арифметических операций являются кольцевые регистры сдвига (КРС), представляющие набор замкнутых в кольцо триггеров, число которых кратно модулю m проводимой операции. Исходное состояние КРС для операции |а+в|7 следующее:
000 - 001 - 010 - 011 - 100 - 101 - 110,
где: m = 7 — модуль устройства, а и в — операнды. Максимальная длительность арифметической операции равна T =]log2m[-m. Для формирования суммы (разности) достаточно код операнда а циклически сдвинуть влево (вправо) на в разрядов КРС. При этом один разряд кольцевого регистра представляет p = ] log2m[ двоичных разрядов (при m = 7, p = 3, T = 21), что вызывает необходимость при одном такте работы производить сдвиг кольцевого регистра на p двоичных разрядов. С ростом m существенно уменьшается быстродействие реализации модульной операции T = m.
Пусть исходное состояние кольцевого регистра для m=7 равно 0 - 0 - 0 - 1 - 0 - 1 - 1.
В первых трех двоичных разрядах КРС при последовательном сдвиге на один двоичный разряд получим все необходимые вычеты от 0 до 6. В этом случае увеличивается в p раз быстродействие устройства [3].
Рассмотрим алгоритм формирования исходного состояния кольцевого регистра сдвига для произвольного значения модуля. Пусть для m=7 необходимо получить следующую последовательность остатков: 000, 110. Формирование исходного содержимого понятно из приведенного ниже алгоритма, справа от которого расположена соответствующая циркуляция матрица состояний кольцевого регистра. Так, при m=7 получим
150
Вестник Воронежского института МВД России №2 / 2015
000 f0001011^
001 0010110
010 0101100
011
0001011 ^1000101J
Быстродействие операционного устройства, применяющего подобный КРС, увеличивается в J°B2 7[ = 3 раза. Используем другой алгоритм, основанный на построении нормальных периодических систем, известных в теории функций с равномерным распределением дробных долей [3]. Предположим, что р и q>2 — натуральные числа. Составим р-значные разложения чисел 0, 1, 2, . . . , qр — 1 в системе счисления с основанием q
0 = 00 ...00 1 = 00 .01
......... (1)
qp — 1 = q — 1q — 1...q — 1q — 1
Нормальной периодической системой Pp{q) называется последовательность из qp + р — 1 знаков вида
£А£з-<*р+р_1, (2)
где каждое 5v — целое число из отрезка [0, q-1], обладающее тем свойством, что совокупность р-значных чисел
8182 ...ёр, 8283 ...8р+1,..., ~qp~qp+!
,...,ё 8
q
...8
р’~ 2-3--~р+1’"’’ ~qp~ qp+y ~qp+p+l,
получающихся из соседних знаков последовательности (2), совпадает с совокупностью всех возможных р-значных чисел вида (1).
Рассмотрим при р=2 и q=2 двоичные разложения чисел 0, 1, 2, 3
0 = 00, 1 = 01, 2 = 10, 3 = 11. (3)
В данном случае нормальная периодическая система имеет вид P2(2)= 11001 и совокупность двухзначных чисел 11, 10, 00, 01, полученных из этой системы, совпадает с совокупностью двоичных чисел вида (3). Отметим, что при q=2, р=р.
Правило построения нормальной периодической системы для случая двоичной системы счисления следующее. Первые р двоичных чисел выбираются равными единице. Справа приписывается ноль и полученное р-значное двоичное число без первого левого двоичного знака сравнивается с начальным. Процесс приписывания нулей и сдвиг на один знак вправо продолжается. Сравнение полученного нового числа производится со всеми предыдущими до тех пор, пока р-значные числа встречаются впервые. Единица приписывается справа только в том случае, когда добавление нуля приводит к уже встречавшемуся р-значному числу. Процесс приписывания заканчивается и происходит сдвиг на один знак со сравнением. Тогда любой новый знак (ноль или единица) приводит к р-значному числу, которое уже встречалось. Приведенный алгоритм наиболее эффективно использовать при модулях m=2p. В частности, при m=23 имеем
P3(2)=1110001011.
151
Информатика, вычислительная техника и управление
При использовании второго алгоритма формирования исходного состояния КРС выигрыш в быстродействии численно равен параметру р нормальной периодической системы Pp(2), т.е. в данном случае равен трем. Учитывая, что матрица исходных состояний кольцевого регистра является циркулянтом, последние два знака последовательности можно удалить. В этом случае начальное содержимое разрядов КРС будет равно 1 - 1 - 1 - 0 - 0 - 0 - 1 - 0.
Это исходное состояние применяется при аппаратурной реализации вычислительных трактов СП, работающих по модулю m = 5,8 . Тогда при циклическом сдвиге
получим совокупность всех трехзначных чисел 000,111. Если m=7, то значение 111 не требуется, поэтому исходным состоянием КРС в этом случае будет 1-0 -1 -1 - 0 - 0 - 0.
Величина параметра p не изменилась, поэтому быстродействие выполнения операций остается таким же, как и в предыдущем случае. Другой подход к уменьшению информационной избыточности предлагает алгоритм унитарного кодирования [4]. При этом информационная структура КРС представляется в виде унитарного m-разрядного кода. Первый операнд а заносится в а-й разряд кольцевого регистра, переводя его в единичное состояние. Второй операнд в указывает на число сдвигов содержимого КРС, определяя время проведения арифметической операции, верхняя граница которой составляет (m-1). Однако в предыдущем методе сокращения избыточности не требуется предварительного преобразования операндов а(в) в унитарный код с последующей перекодировкой результата операции в двоичный вид. Рассмотрим структуру устройства с использованием этого варианта [4] и ее функционирование.
Арифметическое устройство непозиционного вычислителя. Схема для проведения операций сложения и вычитания чисел в МСС представлена на рис. 1, где: B1 —первый информационный вход устройства, B(+) — вход задания сложения, ДШ1 — первый дешифратор, B2 — второй информационный вход устройства, B(-) — вход задания вычитания, Выч. — вычитатель, В(т) — вход задания модуля устройства, И1 и Ид — первый и второй блоки элементов И, ИЛИ — элемент ИЛИ, ИЛИг — группа элементов ИЛИ, Рп — приемный регистр, И1 — первый элемент И, НЕ — элемент НЕ, И2 и Из — второй и третий элементы И, КСР — кольцевой сдвигающий регистр, Тв— тактовый вход устройства, Вых. — выход устройства, З1 и З2 — первый и второй элементы запрета, СС — схема сравнения, Сч — счетчик.
В данном случае быстродействие достигается за счет устранения информационной избыточности разрядов кольцевого сдвигающего регистра, хранящих результат операций модульного сложении и вычитания.
Исходное состояние кольцевого регистра ^ 1 - 0 -1 -1 - 0 - 0 - 0 ^ (т=7).
Первые три двоичных разряда соответствуют числу «5». Числу «3» соответствует сдвиг регистра на один двоичный разряд и т.д. Составим таблицу для проведения операции модульного сложения. В табл.1 отражены ее результаты.
152
Вестник Воронежского института МВД России №2 / 2015
В2 О р
(I-----
Выч
В(+ 0^[_ И. В(-) О-
<ЮВ(ш)
И..
X
ИЛИб
I
Вых
Рис. 1. Арифметическое устройство непозиционного вычислителя
Таблица 1
Операция |а+в|7
р а
0 1 2 3 4 5 6
0 0 1 2 3 4 5 6
1 1 2 3 4 5 6 0
2 2 3 4 5 6 0 1
3 3 4 5 6 0 1 2
4 4 5 6 0 1 2 3
5 5 6 0 1 2 3 4
6 6 0 1 2 3 4 5
153
Информатика, вычислительная техника и управление
В табл. 2 для построения шифратора Ш отражено необходимое количество тактов сдвига для каждой пары операндов а и в и направление сдвига. Сдвиг влево соответствует положительному направлению сдвига и отражен в таблице знаком «+».
Таблица 2
Число тактов сдвига и направление для пары (а, в)
в а
0 1 2 3 4 5 6
0 3- 2- 1- 1+ 3+ 0 2+
1 2- 1- 1+ 3+ 0 2+ 3-
2 1- 1+ 3+ 0 2+ 3- 2-
3 1+ 3+ 0 2+ 3- 2- 1-
4 3+ 0 2+ 3- 2- 1- 1+
5 0 2+ 3- 2- 1- 1+ 3+
6 2+ 3- 2- 1- 1+ 3+ 0
Следовательно, группа элементов ИЛИг в данном случае состоит из двух элементов, которые формируют четыре варианта чисел: 00, 01, 10, 11. В элементе ИЛИ объединяются выходы коммутатора, которые помечены в табл.2 знаком «-».
Пример 1. а=0, в=2. Необходимо определить |а+в|7. Первый операнд а=0 поступает на первый дешифратор ДТЩ с выхода которого поступает первый вход второй группы входов шифратора Ш. Операнд в через первый блок И1 элементов И и блок ИЛИд элементов ИЛИ поступает на дешифратор ДШ2. С выхода второго дешифратора ДТТТ? поступает на третий вход первой группы входов шифратора Ш. В приемном регистре Рп записано число 01 согласно табл.2. Сигнала с выхода элемента ИЛИ не поступает. Импульсы через открытые элементы запрета З1 и З2 поступают на сдвиг регистра КСР и на счетчик Сч. В момент совпадения состояния регистра Рп и счетчика Сч (в счетчике содержится значение 01) схема СС сравнения формирует сигнал, закрывающий элементы З1 и З2 запрета и открывающий блок Из элементов И. Состояние регистра КСР следующее: ^ 0-1 - 0-1 -1 - 0 - 0 ^ .
Содержание первых трех разрядов регистра КСР через блок Из элементов И поступает на выход Вых. Это и есть результат операции.
Пример 2. а=0, в=2. Необходимо определить |а-в|7. В этом случае на первый вход второй группы входов шифратора Ш поступает сигнал. На шестой вход первой группы входов шифратора Ш также поступает сигнал (7-2=5). В приемном регистре Рп записано число 00. Сигнала с выхода элемента ИЛИ не поступает, а схема СС сравнения в момент включения устройства вырабатывает сигнал, закрывающий элементы З1 и З2 запрета и открывающий блок элементов И. Сдвиг КСР не происходит. Состояние регистра КСР следующее: ^ 1 - 0-1 -1 - 0 - 0 - 0 ^ .
Содержимое первых трех двоичных разрядов регистра КСР представляет результат операции модульного вычитания.
Заключение. Проведенный сравнительный анализ позволил повысить производительность устройств телекоммуникаций для увеличения эффективности их работы и со-
154
Вестник Воронежского института МВД России №2 / 2015
вершенствования управления информационными потоками, что было достигнуто за счет выявления наиболее перспективного варианта сокращения информационной избыточности.
Рассмотренный алгоритм исполнен в виде базового схемотехнического решения. Дополнительно этот вариант сокращения избыточности позволяет одновременно повысить и надежность конкретного устройства за счет уменьшения аппаратных затрат (в данном случае разрядов КСР для его реализации).
Дальнейшим развитием данного подхода является сравнение операндов а и р. В случае, если а<Р, можно менять их местами с последующей коррекцией результата арифметических операций сложения и вычитания. В модулярной арифметике это сравнительно просто выполняется путем нахождения дополнительного кода результата относительно модуля операции.
ЛИТЕРАТУРА
1. Коляда А.А., Пак И.Т. Модулярные структуры конвейерной обработки цифровой информации. — Мн.: Университетское, 1992. — 256 с.
2. Духин А.А. Теория информации: учеб. пособие. — М.: Гелиос АРВ, 2007. —
248 с.
3. Коробов Н.М. О функциях с равномерным распределением дробных долей // ДАН СССР. — 1948. — Т. LXII. — №1. — С. 21—22.
4. А.с. 1532923 СССР. Устройство для сложения и вычитания чисел по модулю / В.П. Ирхин и др. (СССР) — № 4430083/24—24 ; заявл. 24.05.88 ; опубл. 30.12.89, Бюл. №48. — 4 с.: ил.
REFERENCES
1. Kolyada A. A., Pak I. T. Modulyarnie strukturi konveiernoi obrabotki cifrovoi in-formatsii. — Mn.: Universitetskoe, 1992. — 256 s.
2. Duhin A. A. Teoriya informatsii: ucheb. posobie. — M.: Gelios ARV, 2007. 248 s.
3. Korobov, N. M. O funkciyah s ravnomernim raspredeleniyem drobnih dolei // DAN SSSR. — 1948. — T. LXII. — №1. — С. 21—22.
4. A. s. 1532923 SSSR. Ustroistvo dlya slozheniya i vichitaniya chisel po modulyu / V.P. Irhin i dr. (SSSR) — № 4430083/24—24 ; zayavl. 24.05.88 ; opubl. 30.12.89, Bul. № 48. — 4 s.: il.
СВЕДЕНИЯ ОБ АВТОРАХ
Мельник Вячеслав Александрович. Старший преподаватель кафедры основ радиотехники и электроники. Кандидат физико-математических наук.
Воронежский институт ФСИН России.
E-mail: [email protected]
Россия, 394072, Воронеж, ул. Иркутская, 1а. Тел. (473) 2674795.
Кузьменко Роман Валентинович. Профессор кафедры основ радиотехники и электроники. Доктор физико-математических наук, доцент.
Воронежский институт ФСИН России.
155
Информатика, вычислительная техника и управление
E-mail: [email protected]
Россия, 394072, г Воронеж, ул. Иркутская, 1а. Тел. (473) 2674795.
Ирхин Валерий Петрович. Профессор кафедры основ радиотехники и электроники. Доктор технических наук, доцент.
Воронежский институт ФСИН России.
E-mail: [email protected]
Россия, 394072, Воронеж, ул. Иркутская, 1а. Тел. (473) 2674795.
Melnik Vyacheslav Alexandrovich. Senior Lecturer of the chair of Foundations of Radio Engineering and Electronics. Candidate of sciences (physics and mathematics).
E-mail: [email protected]
Voronezh Institute of Federal Penitentiary Service of Russia.
Work address: Russia, 394072, Voronezh, Irkutskaya Str., 1a. Tel. (473) 2674795.
Kuzmenko Roman Valentinovich. Professor of the chair of Foundations of Radio Engineering and Electronics. Doctor of sciences (physics and mathematics), assistant professor.
Voronezh Institute of Federal Penitentiary Service of Russia.
E-mail: [email protected]
Work address: Russia, 394072, Voronezh, Irkutskaya Str., 1a. Tel. (473) 2674795.
Irkhin Valery Petrovich. Professor of the chair of Foundations of Radio Engineering and Electronics. Doctor of sciences (technics), assistant professor.
Voronezh Institute of Federal Penitentiary Service of Russia.
E-mail: [email protected]
Work address: Russia, 394072, Voronezh, Irkutskaya Str., 1a. Tel. (473) 2674795.
Ключевые слова: вычислительный тракт; спецпроцессор, кольцевой сдвиг; модулярная система счисления.
Key words: the computation tract; the special processor; the ring shift; modular number system.
УДК 681.142
156
