CC BY
500Схемотехника КМОП-триггеров
заказных БИС
Триггеры в ИС образуют большой класс элементов памяти (ЭП). В отечественных учебниках по микроэлектронике [1, 2] в основном представлены триггеры для биполярной технологии. В данной статье рассмотрены основные схемотехнические особенности построения КМОП-триггеров, широко используемые при проектировании современных ИС.
Андрей СТРОГОНОВ, д. т. н.
Схемотехника однотактных КМОП-триггеров БИС
Триггеры — это устройства, имеющие два устойчивых состояния, которые устанавливаются при подаче соответствующей комбинации сигналов на управляющие входы и сохраняются в течение заданного времени после окончания их действия. Базовым элементом является D-триггер и его разновидности, остальные виды триггеров, например JK, строятся на основе традиционных методов объединения логических вентилей.
Для построения вентилей в КМОП-схемах в основном используются три вида схемотехники: статическая, cинхронизируемая динамическая и проходная.
В зависимости от типов компонент запоминания, используемых в триггерах, они разделяются на статические, динамические и совмещенные — статико-динамические. Если состояние триггера зависит от поступления
синхронизирующего сигнала, то такой триггер относят к синхронным. В асинхронных триггерах переключение происходит при поступлении на управляющие входы соответствующей комбинации входных сигналов. В БИС наибольшее распространение получили синхронные триггеры.
В статических ЭП занесенная информация может сохраняться сколь угодно долго. Основой статического ЭП является бистабильная ячейка, образованная перекрестным объединением инвертирующих логических элементов. Динамические ЭП содержат один логический элемент и дополнительный компонент запоминания по принципу накопления заряда со схемами записи.
Триггеры, синхронизируемые уровнем сигнала, могут изменять свое состояние в течение действия синхронизирующего импульса C при поступлении информационных сигналов на вход D. В момент паузы при изменении уровня синхронизирующего сигнала C их состоя-
ние не зависит от уровней входных сигналов. Обозначение триггера показано на рис. 1а, а временная диаграмма его работы показана на рис. 1б. Такие триггеры в зарубежной литературе называют «защелка» (latch), в отечественной — однотактный D-триггер или D-триг-гер, тактируемый уровнем синхросигнала.
D-триггер, синхронизируемый уровнем синхросигнала в КМОП-схемах, строится на основе мультиплексора (MUX) и бистабиль-ной ячейки памяти (рис. 2а). Мультиплексор представляет собой связку проходных ключей, построенных параллельным соединением p- и n-канальных МОП-транзисторов (рис. 2б, в).
D-триггеры, синхронизируемые фронтом сигнала, изменяют свое состояние при поступлении на синхровход соответствующего фронта синхросигнала — положительного либо отрицательного (рис. 3а). При статических уровнях синхросигнала состояние триггера сохраняется независимо от уровней входных сигналов. Временная диаграмма работы такого триггера показана на рис. 3в. Такие триггеры в отечественной литературе называют двухтактными или фронтовыми. Об этом говорят две буквы «ТТ» на условном графическом изображении (УГО). Обозначение двухтактного триггера, принятое в зарубежной литературе, показано на рис. 3б. Треугольник на УГО показывает, что триггер тактируется передним фронтом синхроимпульса.
В КМОП БИС используют ЭП на основе как простейших бистабильных ячеек, так и более сложных триггеров D-типа. Основным типом ЭП является синхронный D-триг-гер, тактируемый уровнем синхросигнала. Построение триггеров на основе одних лишь логических элементов 2И-НЕ в КМОП БИС малоэффективно из-за большого числа компонентов и большой площади, занимаемой на кристалле. Поэтому для использования в БИС высокой сложности используются усовершенствованные варианты электрических схем D-триггеров, тактируемых уровнем сигнала.
мих
MUX 1 0 1 о
Н[р
и
Н[п
н
vss
«о-
Рис. 2. Одноступенчатый D-триггер: а) вентильная реализация одноступенчатого D-триггера; б) обозначение мультиплексора на логическом уровне; в) мультиплексор на проходных ключах
проектирование I197
Рис. 3. Обозначение D-триггера, тактируемого фронтом синхросигнала:
а) в отечественной литературе;
б) в зарубежной литературе;
в) временны е диаграммы работы
И
D1__D2_ u
'Т
о f
VT3 NC
L=5 мкм Lp W = 12 мкм
NC
D2
D3
I L=5 мкм nW = 8MKM
E
Рис. 4. D-триггер, тактируемый уровнем синхросигнала, на основе двух коммутируемых проходных ключей: а) двухфазное тактирование; б) однофазное тактирование
D-триггеры на основе двунаправленных проходных ключей
Б-триггеры на основе проходных ключей наиболее распространены и полно описаны в первых отечественных справочниках по цифровым ИС, например: Шило В. Л. Популярные цифровые микросхемы. Широко использовались при разработке отечественной серии К1868 4/8-разрядных микро-ЭВМ, применяются в отечественных КМОП БМК. Для реализации таких триггеров по КМОП-техноло-гии достаточно использования одноуровневой металлизации.
Схема Б-триггера, тактируемого уровнем синхросигнала на основе двух коммутируемых двунаправленных проходных ключей (первый, входной, на транзисторах УТ1, УТ2; второй, обратной связи, на транзисторах УТ3, УТ4), показана на рис. 4а. Транзисторы УТ1-УТ4 образуют мультиплексор, инверторы и Б2 — бистабильную ячейку.
Преимущество проходного ключа на комплементарных транзисторах заключается в том, что ключ управляется сигналами противоположной полярности, поэтому импульсы помех могут взаимно компенсироваться. Следовательно, триггеры на таких ключах обладают высокой помехоустойчивостью. Проходные ключи входят в состав ИС серии К590, К591, К176, К561 и др.
Для тактирования используется двухфазная синхронизация С, N0. Допустим, что на вход С подан высокий уровень сигнала, на вход N0 — низкий. Тогда входной ключ открыт и передает сигнал со входа Б через инвертор на выход р в инверсной форме, далее через инвертор Б2 поступает на выход р в прямой форме. При этом ключ обратной связи закрыт и отключает инвертор Б2 от узла А и тем самым разрывает обратную связь в бистабильной ячейке и Б2. Б-триггер находится в режиме передачи сигнала.
При изменении фазы синхросигналов С, N0 на противоположную входной ключ закрывается и изолирует узел А от входа Б. На паразитной емкости узла А сохраняется последнее значение уровня сигнала входа Б. Одновременно открывается ключ обратной связи, и инверторы и Б2 образуют биста-бильную статическую ячейку, в которой запоминается уровень сигнала узла А. Триггер переходит в режим хранения сигнала. Возможно упрощение схемы Б-триггера путем исключения ключа обратной связи.
На рис. 4б представлен Б-триггер, тактируемый уровнем на проходных ключах (вариант). По принципу работы схема аналогична приведенной на рис. 4а. Она представлена в виде, удобном для топологической реализации на кристалле. Геометрические размеры всех р-МОП-транзисторов берутся равными: длина канала (Ь) — 5 мкм; ширина канала — 12 мкм. Для п-МОП-транзисто-ров: Ь = 5 мкм; W = 8 мкм.
D-триггеры на основе динамических ключей
Б-триггеры на основе динамических ключей аиболее полно описаны в монографии [3]. Широко используются в современных быстродействующих КМОП ИС по субмикронной технологии. Схема Б-триггера на основе двух синхронизируемых динамических ключей-инверторов (первый, входной, на транзисторах УТ1-УТ4, второй, обратной связи, на транзисторах УТ5-УТ8), с использованием двухфазной синхронизации С, N0, показана на рис. 5а.
Допустим, на вход С подан высокий уровень сигнала, на вход N0 — низкий. При этом транзисторы УТ2, УТ3 открыты, первый ключ функционирует как обычный инвертор, и входной сигнал со входа Б передается через узел А и логический элемент на выход р в прямой форме. В этом режиме транзисторы УТ6, УТ7 закрыты и изолируют транзисторы УТ5, УТ8 ключа обратной связи от узла А. При изменении фазы синхросигналов (С — на низкий, N0 — на высокий) транзисторы УТ2, УТ3 закрываются и отклю-
чают входной ключ от входа D, а в узле А на паразитной емкости сохраняется последний уровень сигнала. При этом транзисторы VT6, VT7 включаются, и ключ обратной связи вместе с логическим элементом D1 образуют бистабильную статическую ячейку, в которой запоминается уровень сигнала в узле А, и D-триггер переходит в режим хранения.
На рис. 5б представлена реализация триггера в схемотехническом редакторе Sedit САПР Tanner EDA. Из технической документации на топологический редактор LEdit САПР Tanner EDA следует, что динамически синхронизируемые ключи-инверторы используются в топологических библиотеках фирмы Orbit Semiconductor для реализации КМОП ИС по 2 мкм-проектным нормам с n-карманом с 2-уровневой металлизацией и фирмы Hewllet Packard для реализации КМОП ИС с 0.5 мкм-проектными нормами с 3-уровневой металлизацией.
Активным уровнем синхросигнала GB, передаваемого по тактовой синхролинии, является низкий уровень, поэтому в триггер введен формирователь фаз (рис. 5в), а синхровход на условном графическом обозначении рис. 5г помечен на входе инвертирующим кружком. Рис. 5г следует читать так: выходные сигналы триггера меняются по низкому уровню синхросигнала GB на входе.
С целью сокращения компонентов в схеме в качестве инвертора обратной связи возможно применение статического инвертора (транзисторы VT5, VT6 (рис. 6)).
Однако в такой схеме для переключения из состояния низкого уровня в состояние высокого уровня (на выходе D-триггера) необходимо, чтобы транзисторы VT1, VT2 были способны переключить ток, отдаваемый включенным транзистором VT6, и наоборот, для этого транзисторы VT1-VT4 имеют размеры больше, чем у VT5, VT6.
На рис. 7 показан D-триггер на основе динамических ключей с асинхронным входом очистки Clb. Для организации асинхронного сброса (сигнал Clb, активным является сигнал низкого уровня) в базовый вариант введен логический элемент 2И-НЕ. Наличие ло-
VDD
Т10
Г
Т9
W=20 L=2
Т11
GB.
1
W=21 L=2
W=28 L=2
T12
T13
T14
W=28 L=2
QB
>
1
W=28 L=2
W=28 L=2
E
Рис. 5. D-триггер на основе динамических ключей:
а) базовый вариант; б) реализация триггера в схемотехническом редакторе Sedit САПР Tanner EDA; в) формирователь фаз; г) условное графическое обозначение
VDD
VSS
Рис. 6. D-триггер на основе динамических ключей (с использованием одного статического инвертора)
гического нуля на входе Clb независимо от уровня сигнала на другом входе даст логическую единицу на выходе QB, а ее инверсия будет получена на выходе Q (инвертор на транзисторах T11, T14) независимо от уровня синхросигнала на затворах транзисторов T12, T13, то есть триггер «сбросится» асинхронно. Введение в схему асинхронного сброса потребовало дополнительный инвертор на входе информационного сигнала Data. Из этого триггера достаточно просто сделать триггер с асинхронным входом установки (Preset, Set). Нужно лишь заменить QB на Q, а Q на QB и отказаться от дополнительного инвертора на входе Data (рис. 8).
На рис. 9 показаны динамические триггеры с однофазной синхронизацией и с синхронизирующими транзисторами одного типа проводимости. Первая схема построена на основе двух последовательно соединенных динамических инверторов п-типа. При высоком уровне синхросигнала на входе C синхронизирующие транзисторы VT2, VT5 инверторов открыты, и информационный сигнал с входа D передается в прямой форме на выход Q. При изменении фазы синхросигнала на противоположную синхронизирующие транзисторы VT2, VT5 закрыты, и в триггере сохраняется уровень последнего передаваемого сигнала. Считается,
1
Cl
ata)8- D Q
Щрс G Q -fQB>
Рис. 7. D-триггер на основе динамических ключей с асинхронным входом очистки (сброса) Clb
Тс
1 _Гр1
"1_П_Г
I,
D1
1 I а
О I
н
f D: J±L ^
-LSJ-
I
И
Ck^
>c
Рис. 13. Статический D-триггер, тактируемый фронтом (срезом) синхросигнала: а) электрическая схема; б) схема подключения; в) графическое обозначение
Рис. 14. Электрическая схема статического двухтактного D-триггера с асинхронным входом Reset, включенного по схеме счетного T-триггера
синхросигналов 0, N0 на противоположную входной ключ закрывается и изолирует узел А от входа Б. При этом на паразитной емкости узла А сохраняется последний уровень сигнала входа Б.
Одновременно открываются транзисторы УТ4, УТ5, и включенный ключ обратной связи вместе с инвертором образуют биста-бильную ячейку памяти. Б-триггер переходит в режим хранения. Иногда используют иное расположение ключевых транзисторов
(рис. 11а). С целью упрощения схемы в ключе обратной связи исключают один из синхронизирующих транзисторов (рис. 11б). Упростить синхронизацию блоков БИС позволяют Б-триггеры, использующие один синхровход 0 (N0). Схема такого типа, синхронизируемая прямым сигналом, показана на рис. 12.
При подаче высокого уровня синхросигнала 0 транзистор УТ1 открыт и обеспечивает передачу сигнала со входа Б на выход рчерез
инвертор D1. Транзистор VT2 при этом закрыт и отключает транзистор обратной связи VT3. Транзистор VT4 способствует регенеративному включению элемента D1 и повышает уровень напряжения в узле A до уровня VDD, пониженный входным транзистором VT1.
Схемотехника двухтактных КМОП триггеров БИС
В микропроцессорных БИС, тактируемых фронтом, наиболее употребляемой структурой ЭП является MS (master/slave — ведущий/ ведомый). Она предполагает последовательное соединение двух D-триггеров, тактируемых уровнем синхросигнала. В дальнейшем эти триггеры будем называть двухтактными. Фаза тактирования первого триггера (ведущего M) противоположна фазе тактирования второго (ведомого S).
На рис. 13 приведена схема D-триггера, тактируемого срезом синхросигнала. На рис. 14 приведена электрическая схема двухтактного D-триггера (разряд счетчика без занесения данных), включенного по схеме счетного T-триг-гера, используемого, например, в двоичных четырехразрядных счетчиках. Для данного триггера предусмотрен вспомогательный асинхронный вход Reset (активным является сигнал высокого уровня), предназначенный для сброса триггера в состояние логического нуля. Логическая единица на входе Reset сформирует на выходе логического элемента 2ИЛИ-НЕ независимо от уровня сигнала на другом входе логический ноль. ■
Литература
1. Прянишников В. А. Электроника: Полный курс лекций: Учебник для вузов. СПб. 2003.
2. Основы микроэлектроники: Учебное пособие для вузов / Н. А. Аваев, Ю. Е. Наумов, В. Т. Фрол-кин. М.: Радио и связь. 1991.
3. Емельянов В.А. Быстродействующие цифровые КМОП БИС. Минск: Полифакт. 1998.
