CC BY
20
УДК 681.325.3
РАЗРАБОТКА ИНТЕГРИРУЮЩЕГО £Т-АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАТЕЛЯ
С КОРРЕКЦИЕЙ ПОГРЕШНОСТИ ОТ КРАЕВЫХ ЭФФЕКТОВ В ЦИФРОВОЙ ФОРМЕ
В. Н. Ашанин, А. А. Короткое
DEVELOPMENT OF THE ХТ-INTEGRATING ANALOG-TO-DIGITAL CONVERTER WITH CORRECTION OF THE ERROR FROM EDGE EFFECTS IN THE DIGITAL FORM
V. N. Ashanin, A. A. Korotkov
Аннотация. Актуальность и цели. Методическая составляющая погрешности, вызванная краевыми эффектами, присуща практически всем алгоритмам ^-преобра-зования. Задача устранения либо минимизации данной погрешности является актуальной, поскольку позволит существенно улучшить метрологические характеристики преобразователей информации. Рассмотрена реализация £Т-интегрирующего аналого-цифрового преобразователя (£-ИАЦП) с промежуточной ШИМ с коррекцией погрешности от краевых эффектов в цифровой форме. Материалы и методы. Исследован структурно-алгоритмический метод коррекции погрешности от краевых эффектов в цифровой форме. Для реализации алгоритма использованы средства имитационного моделирования программной среды Matlab/Simulink. Результаты. Разработана имитационная Simulink-модель £Т-ИАЦП с промежуточной ШИМ и цифровой компенсацией погрешности от краевых эффектов. Проведено исследование линейности функции преобразования предложенной структуры ^Т-ИАЦП. Среднеквадратичная погрешность от нелинейности функции преобразования сократилась более чем в 180 раз. Выводы. Структурно-алгоритмический метод цифровой компенсации погрешности от краевых эффектов работает эффективно, позволяя более чем в 180 раз сократить значение среднеквадратичной погрешности линейности функции преобразования. Созданная имитационная модель корректно реализует алгоритм.
Ключевые слова: преобразователь информации, интегрирующий аналого-цифровой преобразователь, методическая погрешность, погрешность от краевых эффектов, имитационная модель, цифровая компенсация, коррекция, алгоритм, метод.
Abstract. Background. The methodical component of an error caused by edge effects is inherent practically in all algorithms ^-conversions. The task of elimination or minimization of this error is relevant as will allow to improve metrological characteristics of information converters significantly. In article implementation of the ХТ-integrating analog-to-digital converter (£-IADC) from the intermediate PWM with correction of an error from edge effects in the digital form is considered. Materials and methods. In operation the structural and algorithmic method of correction of an error from edge effects in the digital form is probed. For implementation of an algorithm means of simulation modeling of a software environment of Matlab/Simulink are used. Results. The imitative Simulink-model
XT-IADC with the intermediate PWM and digital compensating of an error from edge effects is developed. The research of linearity of a conversion function of the offered structure XT-IADC is conducted. The standard deviation from nonlinearity of a conversion function was reduced more than by 180 times. Conclusions. The structural and algorithmic method of digital compensating of an error from edge effects works effectively, allowing more than by 180 times to reduce value of a standard deviation of linearity of a conversion function. The created simulation model correctly realizes an algorithm.
Key words: information transformer, integrating analog-to-digital converter, methodical error, error from edge effects, simulation model, digital compensating, correction, algorithm, method.
Введение
Большинству известных алгоритмов ^-ИАЦП, реализующих промежуточную импульсную модуляцию входного сигнала с последующим суммированием результатов преобразования примыкающих частных циклов, присуща методическая составляющая погрешности от краевых эффектов, которая вызвана неравенством длительности полного цикла преобразования и длительности суммы частных циклов из-за асинхронности частных и полных циклов [1, 2]. С целью исключения данной составляющей погрешности преобразования предложены структурно-алгоритмические методы их компенсации - аналоговый, цифровой, комбинированный (аналого-цифровой) [3-6]. Все три метода получили свою реализацию в виде имитационных 8тиПпк-моделей. В частности, в работе [7] приведены результаты имитационного моделирования одной из моделей, реализующих цифровую компенсацию погрешности от краевых эффектов. Модель с аналоговой компенсацией рассмотрена в работе [8], а модель с комбинированной компенсацией - в работе [9].
Однако реализация алгоритма интегрирующего аналого-цифрового преобразователя с цифровой коррекцией результата преобразования представляется целесообразной на основе ниже предлагаемого устройства, в котором в явной форме, соответствующей алгоритму цифровой коррекции [2], определяется и вводится поправка в результат преобразования полного цикла. Работа предлагаемого устройства поясняется функциональной схемой и временными диаграммами, представленными на рис. 1. С целью исследования возможностей реализации алгоритма была разработана имитационная модель интегрирующего АЦП.
Функциональные узлы - ФВФО (формирователь весовой функции опорного сигнала), ФВФХ (формирователь весовой функции преобразуемого сигнала), ПО (блок умножения весовой функции на опорное напряжение), Пх (блок умножения весовой функции на преобразуемое напряжение), сумматор, Инт (интегратор), УС (устройство сравнения), УУ (устройство управления), ГОЧ (генератор опорной частоты), ЦИ (цифровой интегратор) - реализуют классический интегрирующий АЦП, в котором возможна реализация любого из видов промежуточной импульсной модуляции. Логические элементы И1-И16, счетчики импульсов СЧ1-СЧ8, устройство ввода поправки УВП осуществляют коррекцию погрешности от краевых эффектов в цифровой форме.
а)
б)
Рис. 1. Функциональная схема ИАЦП с цифровой компенсацией (а) и временные диаграммы работы (б)
Суть алгоритма сводится к суммированию кодовых эквивалентов длительностей, полностью умещающихся в полном цикле частных циклов, и произведений кодовых эквивалентов длительностей крайних частных циклов в начале и конце полного цикла на относительное значение части периода импульсной модуляции, находящейся в пределах полного цикла преобразования. Сумма длительностей определена в формуле (1):
T = Tx
.m-1
Al,
At10 +At20
-Tm
At,
Atm +AL
(1)
где T - длительность полного цикла преобразования без погрешности от краевых эффектов; первое слагаемое - сумма длительностей промежуточных частных циклов, полностью входящих в полный цикл; второе слагаемое -длительность частного цикла в начале полного цикла; третье слагаемое -длительность частного цикла в конце полного цикла преобразования.
Имитационная модель ИАЦП с коррекцией результата преобразования
е цифровой форме
Разработанная в программной среде Matlab/Simulink имитационная модель представлена на рис. 2.
Рис. 2. Имитационная модель ИАЦП
Значительная часть модели (структурные элементы классического ИАЦП) была детально описана в работах [8, 9]. Имитационные блоки классического ИАЦП в данной модели различаются лишь структурой счетчика импульсов - поставлены блоки счетчиков Соип1ег1 и Соип1ег2, что было обусловлено необходимостью снимать показания кодовых эквивалентов
длительностей 0-го и т-го частных циклов в моменты смены полных циклов преобразования. Положительной стороной данного модельного решения является приближенность к реальной структуре с полноценным заполнением информативных интервалов кодирующими импульсами. Подсистемы CalcResult1 и CalcResult2 полностью идентичны и представляют собой реверсивные счетчики.
Рассмотрим подсистемы, реализующие алгоритм коррекции результата преобразования полного цикла и осуществляющие цифровую компенсацию погрешности от краевых эффектов. Начнем с подсистемы формирователя полного цикла, представленной на рис. 3.
adcvarcyde__(orLl/Cyde
Рис. 3. Подсистема формирователя полного цикла
Интегратор (Integrator1) имеет предварительную установку минусового начального значения выходной величины. Это дает возможность, изменяя данный параметр, управлять смещением полного цикла относительно начала модельного времени. Момент конца времени смещения соответствует срабатыванию релейного блока Relay2. Оно происходит в момент перехода выходного значения интегратора через нулевое значение. На минусовой вход сумматора 1 подается выходная величина блока постоянного воздействия Constant. В результате релейный блок Relay 1 сработает, когда выходная величина интегратора сравняется с выходной величиной блока Constant. Этот момент соответствует концу полного цикла преобразования. С помощью блока AND из сигналов, соответствующих переднему и заднему фронтам, формируется полный цикл. Сигнал, имитирующий длительность полного цикла, поступает на выход Cycle, а передний и задний фронты поступают на выходы Rising и Falling соответственно.
Кодовые эквиваленты интервалов времени, необходимые для выполнения алгоритма, формируются подсистемами Count_10, Count_20, Count_1m, Count_2m. Подсистемы Count_10 и Count_1m представлены на рис. 4.
а)
б)
Рис. 4. Подсистемы Count_10 (а) и Count_1m (б)
Эти подсистемы формируют кодовые эквиваленты интервалов At10, At1m, T10, Tim. Перед входами счетчиков Counter и Counteri расположены ключи Switch1-Switch4, необходимые для фиксации в моменты начала и конца полного цикла кодовых эквивалентов информативных интервалов времени. Блоки Counter подсчитывают At10, At1m соответственно для начала и конца полного цикла, а блоки Counteri - T10, T1m. Подсистемы практически идентичны, различие их состоит во фронтах управляющего сигнала. Для завершения подсчета кодирующих импульсов в момент начала полного цикла в подсистеме Count_10 расположен блок логического элемента NOT после входа Rising, на который поступает сигнал с выхода формирователя полного цикла. Подсчет кодирующих импульсов в конце полного цикла осуществляется подсистемой Count_1 m по заднему фронту с подсистемы формирователя полного цикла. Пример результата функционирования просматривается на осциллограммах (рис. 5).
Рис. 5. Осциллограммы работы подсистемы Count_10 145
Верхняя осциллограмма - начало полного цикла; вторая осциллограмма - выходной сигнал Я8-триггера в устройстве управления; третья осциллограмма - информативный интервал Д^10; нижняя - информативный интервал Т10. Для подсистемы Соип1_1т визуально будет отличаться фронтом верхняя осциллограмма.
Подсистемы Соип1_20 и Соип1_2т представлены на рис. 6.
с^-И <3 ft gg »• Ш - <4 Ф ВО - ^ - ^ а- т ~
Coi*it_20
® ¡^jadcvarcvdt_coff_l ► ¡й) Count _20
Ready
Рис. 6. Подсистемы Count_20 (а) и Count_2m (б) 146
Подсистемы Count_20 и Count_2m формируют кодовые эквиваленты интервалов At20, At2m, T20, T2m. Аналогично подсистемам Count_10 и Count_1m перед входами счетчиков Counter2 и Counter3 расположены ключи Switchl-Switch4, необходимые для фиксации в моменты начала и конца полного цикла кодовых эквивалентов информативных интервалов времени. Блоки Counter2 подсчитывают At20, At2m соответственно для начала и конца полного цикла, а блоки Counter3 - T20, T2m. Блоки Counterl отличаются от других счетчиков наличием выхода Hit вместо Cnt, что необходимо для формирования сигнала управления ключами. Сигналы управления могут быть сформированы блоками триггеров, однако в данном случае блоки универсального счетчика обладают большим удобством моделирования. Подсистемы Count_20 и Count_2m практически идентичны, отличие их состоит в управляющем сигнале, фронты которого различаются. Для завершения подсчета кодирующих импульсов в момент конца полного цикла в подсистеме Count_2m расположен блок логического элемента NOT после входа 2 (S-R), на который поступает сигнал с выхода RS-триггера в составе устройства управления. Пример результата функционирования приведен на осциллограммах (рис. 7).
Рис. 7. Осциллограммы работы подсистемы Count_2m
Верхняя осциллограмма - конец полного цикла; вторая осциллограмма -выходной сигнал RS-триггера в устройстве управления; третья осциллограмма -сигнал управления ключами Switch1-Switch4; четвертая осциллограмма - информативный интервал At2m; нижняя - информативный интервал Т2т. Для подсистемы Count_20 визуально будет отличаться фронтом верхняя осциллограмма.
Устройство ввода поправки, реализующее алгоритм по формуле (1), представлено подсистемой Correction на рис. 8.
Рис. 8. Подсистема ввода поправки
Первое слагаемое алгоритма реализовано узлами подсистемы Correction (входами T, T20, T1m и двумя вычитающими узлами). На вход Т подсистемы Correction поступает сумма кодовых эквивалентов длительностей частных циклов, включая погрешность от краевых эффектов. После вычитания значений, поступающих на входы T20 и T1m, остается первое слагаемое. Второе слагаемое определяется блоками подсистемы Correction (входы Т10, Т20, delta_t10, delta_t20, блоки Divide, Product и два сумматора). Сумма значений со входов Т10 и Т20 образует Т0, которое умножается на относительное значение части периода импульсной модуляции, образуемое значениями со входов delta_t10 и delta_t20. Третье слагаемое определяется также блоками подсистемы Correction (входы Т1т, Т2т, delta_t1m, delta_t2m, блоки Dividel, Productl и два сумматора). Сигналы с входов Т1п1 и Т2)Я составляют Tm, умножаемое на относительное значение части периода, получаемое кодовыми эквивалентами с входов delta_t1m и delta_t2m. Все три слагаемых суммируются блоком Add и поступают на выход Result. Кодовый эквивалент суммы информативных интервалов полного цикла поступает на реверсивный счетчик CalcResult2, и далее получившийся результат преобразования выводится на устройство индикации DisplResult2.
Заключение
В ходе исследования линейности функции преобразования были проведены замеры выходного кода при изменении входного сигнала от -1 В до 1 В с шагом 0,05 В. Модель настроена на симуляцию 100 частных циклов в одном полном. При обработке выходных кодов, соответствующих 16 разрядам двоичного кода, получены следующие значения среднеквадратичной погрешности линейности преобразования в единицах младшего значащего разряда - 10,98698 и 0,05965 соответственно для моделирования без компенсации и с компенсацией. Таким образом, методическая составляющая погрешности от краевых эффектов сократилась более чем в 180 раз. Полученные результаты подтверждают эффективность функционирования алгоритма и корректность реализации в виде имитационной Simulink-модели.
Библиографический список
1. Шахов, Э. К. Интегрирующие развертывающие преобразователи / Э. К. Шахов,
B. Д. Михотин. - М. : Энергоатомиздат, 1986. - 144 с.
2. Ашанин В. Н. Теория интегрирующего аналого-цифрового преобразования : мо-ногр. / В. Н. Ашанин, Б. В. Чувыкин, Э. К. Шахов. - Пенза : ИИЦ ПензГУ, 2009. -214 с.
3. Пат. 2303327. Российская Федерация. Способ интегрирующего аналого-цифрового преобразования напряжения / Шахов Э. К., Ашанин В. Н. - Опубл. 2007, БИ № 20.
4. Пат. 2294595. Российская Федерация. Способ интегрирующего аналого-цифрового преобразования напряжения / Шахов Э. К., Ашанин В. Н. - Опубл. 2007, БИ № 6.
5. Пат. 2292642. Российская Федерация. Способ интегрирующего аналого-цифрового преобразования напряжения / Шахов Э. К., Ашанин В. Н., Чувыкин Б. В. - Опубл. 2007, БИ № 3.
6. Пат. 2291559. Российская Федерация. Способ интегрирующего аналого-цифрового преобразования напряжения / Шахов Э. К., Ашанин В. Н. - Опубл. 2007, БИ № 1.
7. Ашанин, В. Н. Структурно-алгоритмические методы компенсации погрешности от краевых эффектов в интегрирующих АЦП / В. Н. Ашанин // Известия высших учебных заведений. Поволжский регион. Технические науки. - 2009. - № 4. -
C. 82-92.
8. Ashanin, V. N. Development of Sigma-Т ADC with Analogue Compensation of Error Caused by Edge Effects / V. N. Ashanin, A. A. Korotkov // International Siberian Conference on Control and Communications (SIBCON). - Astana, 2017. - Р. 5.
9. Ashanin, V. N. Research of the sigma-T analog-to-digital converter with combined compensating of the error from edge effects / V. N. Ashanin, A. A. Korotkov // 4th the International Conference on the Transformation of Education (24-30 April 2016). -London, 2016. - Р. 6-17.
Ашанин Василий Николаевич
кандидат технических наук, профессор, заведующий кафедрой электроэнергетики и электротехники,
Пензенский государственный университет E-mail: [email protected]
Ashanin Vasiliy Nikolayevich candidate of technical sciences, professor, head of sub-department of power industry and electrical engineering, Penza State University
Короткое Алексей Александрович Korotkov Aleksey Alexandrovich
аспирант, postgraduate student,
Пензенский государственный университет Penza State University E-mail: [email protected]
УДК 681.325.3 Ашанин, В. Н.
Разработка интегрирующего £Т-аналого-цифрового преобразователя с коррекцией погрешности от краевых эффектов в цифровой форме / В. Н. Ашанин, А. А. Коротков // Модели, системы, сети в экономике, технике, природе и обществе. - 2017. - № 3 (23). - С. 139-150.
