CC BY
15ИНФОРМАЦИОННЫЕ ТЕХНОЛОГИИ INFORMATION TECHNOLOGIES
УДК 621.373.1
Цифровой синтезатор с прямым вычислением гармонического сигнала
12 2 В.И. Джиган ' , А.И. Смекалов
1 Национальный исследовательский университет «МИЭТ» 2ООО «Техкомпания Хуавэй» (г. Москва)
Digital Synthesizer Based on Direct Calculation of Harmonic Signal
V.I. Djigan' A.I. Smekalov
1National Research University of Electronic Engineering, Moscow
Рассмотрен цифровой синтезатор гармонического сигнала с прямым вычислением гармонической функции из фазы на базе CORDIC-алгоритма. Представлены алгоритм работы синтезатора и структурная схема его реализации, не требующая блоков памяти. Получены оценки качества предлагаемого синтезатора на основе его математической модели с фиксированной точкой. Определено оптимальное с точки зрения качества генерируемого сигнала и требуемых ресурсов число итераций CORDIC-вычислителя. Приведены качественные показатели генерируемого синтезатором сигнала в зависимости от параметров его реализации. Установлено, что при заданной разрядности генерируемого сигнала необходимо использовать CORDIC-вычислитель с повышенной разрядностью, которая больше заданной на 4-6 разрядов. Представленные сведения позволяют определить структуру синтезатора и его параметры, обеспечивающие требуемое качество сигнала. Предложенная схема является альтернативой классической схеме с памятью в случае решения задачи оптимального проектирования синтезатора в условиях жесткого ограничения на использование блоков памяти.
Ключевые слова: прямой цифровой синтез; синтезатор гармонического сигнала; цифровой синтезатор без ЦАП; CORDIC-алгоритм; гармонический сигнал; побочные спектральные составляющие.
A digital synthesizer of a harmonic wave with direct calculation of the harmonic function from the phase based on CORDIC-algorithm has been considered. The algorithm of the synthesizer and the architecture of its implementa-
© В.И. Джиган, А.И. Смекалов, 2015
tion, which does not require memory blocks, have been presented. The quality estimation of the proposed synthesizer has been derived from the mathematical fixed point model. The optimal iteration number of the CORDIC-calculator in terms of the generated signal quality and the required resources has been determined. The qualitative measures of the generated signal depending on the parameters of the synthesizer implementation have been given. It has been determined that for a given data width of the generated signal it is necessary to use an increased width of the CORDIC-calculator by 4-6 bits. The presented results permit to determine the structure and the parameters of the proposed synthesizer to provide the required signal quality. The proposed architecture is an alternative solution to the classic synthesizer with memory in case of optimal design under tight restrictions on memory usage.
Keywords: direct digital synthesizer; DDS; numerically controlled oscillator; NCO; CORDIC-algorithm; harmonic wave; spectral spurs.
Введение. Большинство современных радиотехнических систем содержит в своем составе прямой цифровой синтезатор гармонического сигнала (direct digital synthesizer, DDS). По сути такой синтезатор является одним из базовых компонентов цифровой обработки сигнала, применяемых, например, в системах радиосвязи, радиолокации, мониторинга электромагнитной обстановки и ряде других приложений. Цифровой синтезатор обычно используется для частотного преобразования сигнала вверх или вниз в радиопередатчиках и радиоприемниках. Генерируемый синтезатором сигнал может быть аналоговым, когда в составе синтезатора имеется цифроаналоговый преобразователь (ЦАП), или цифровым, когда синтезатор является чисто цифровым компонентом без ЦАП в составе большой системы цифровой обработки сигналов. В англоязычной литературе цифровые синтезаторы без ЦАП называются numerically controlled oscillator (NCO). В настоящей статье основное внимание уделено именно этому типу цифровых синтезаторов.
При применении цифровых синтезаторов часто возникает задача его оптимальной реализации. Решение этой задачи подразумевает поиск такой схемы синтезатора и ее параметров, которые обеспечат минимум вычислительных ресурсов и требуемые показатели качества формируемого сигнала в условиях аппаратных ограничений. В настоящей работе предлагается одна из возможных схем, пригодная для условий жесткого ограничения по объему используемой памяти.
Схема цифрового синтезатора. Цифровые синтезаторы строят по классической схеме с фазовым аккумулятором и памятью [1-3]. Память содержит значения отсчетов косинуса или синуса и служит преобразователем фазы в гармоническую функцию. Очевидно, что чем больше отсчетов гармонической функции хранится в этой памяти, тем лучше форма генерируемого сигнала. Но память большого объема имеет низкое быстродействие, высокое энергопотребление и занимает существенную площадь кристалла [4].
В противоположность классической схеме для приложений, в которых устанавливаются жесткие ограничения на быстродействие, потребляемую мощность и объем используемой памяти, а также требуется формировать квадратурный выходной сигнал, предлагается структурная схема цифрового синтезатора с прямым вычислением значений гармонической функции из фазы (рис. 1). В этой схеме преобразование фазы в отсчеты косинуса и синуса реализуется с помощью итерационного алгоритма «цифра за цифрой» (Coordinate Rotation Digital Computer, CORDIC) [5], который не требует
Рис. 1. Прямой цифровой синтезатор без памяти
какой-либо памяти для его реализации. Квадратурный выход, представляющий собой два сигнала, смещенных по фазе на 90°, наиболее полезен в приложениях с частотным преобразованием, в которых опорными сигналами квадратурных смесителей служат косинусный и синусный сигналы.
Основными компонентами схемы на рис. 1 являются аккумулятор фазы, построенный на сумматоре и регистре RG2, и CORDIC-вычислитель, выполняющий функцию преобразования фазы в отсчеты косинуса и синуса. Вся схема работает на тактовой частоте /оп, формируемой опорным генератором G. Беззнаковое частотное слово FTW
разрядностью W'Ар управляет частотой выходного гармонического сигнала и хранится в регистре RG1. Младшие разряды выхода аккумулятора фазы фAP (k) усекаются до WP старших разрядов. Усеченные беззнаковые слова фазы фр(k) поступают на CORDIC-вычислитель, который выдает знаковые (WP +1) -разрядные отсчеты косинуса и синуса. Полученные отсчеты гармонической функции затем округляются до требуемой разрядности выходных данных (WD +1) посредством компонентов округления на WR младших значащих разрядов (МЗР).
CORDIC-вычислитель. В схеме на рис. 1 CORDIC-вычислитель работает в прямой форме и режиме тригонометрических функций. Приведем соответствующие уравнения для одной итерации CORDIC-алгоритма [5]:
x(i +1) = x(i) - s(i) • 2— • y(i),
y(i +1) = y(i) + s(i) • 2-i • x(i), (1)
z(i +1) = z (i) - s(i) • s(i),
где i = 0,1,..., N — 1 - номер итерации вычисления тригонометрической функции.
В уравнениях (1) начальные значения x(0), y(0) и z (0) задаются как
x(0) = K, y(0) = 0, z(0) = ф,
где параметр K определяет амплитуду синуса и косинуса; ф - текущее значение фазы, поступающее с аккумулятора фазы.
Переменная s(i) определяет операцию сложения или вычитания на каждой итерации:
Г 1, если z(i) > 0,
s(i) = 1 i ГЛ п
[— 1, если z(i) < 0.
Набор констант
е(/) = агС^ (2-)
является базисом углов, которыми аппроксимируются входные значения фазы
(2)
N-1
Ф ~ S s(i)s(i) .
I=0
Алгоритм (1) позволяет за N итераций получить приближенные значения косинуса и синуса:
х(Ы)« КРсоб(ф), у(Ы) - КР81п(Ф), г(N)« 0. (3)
Здесь Р - масштабирующий коэффициент, присущий СОКСГС-алгоритму, обусловленный выбором базисных углов вида (2):
N-1
P = П cos[arctg(2-i )]-1.
I=0
Если К = 1/Р, то амплитуда вычисляемого косинуса и синуса в уравнении (3) равна 1.
Для реализации СОКСГС-вычислителя в целочисленной арифметике предлагается структура (рис. 2), которая легко поддается конвейеризации, а значит, имеет большой потенциал для увеличения быстродействия. Согласно этой структуре СОКС1С-вычислитель строится на двух управляемых знаковых инверторах, логическом элементе «исключающее ИЛИ» и N идентичных блоках, каждый из которых выполняет одну итерацию CORDIC-алгоритма (1).
Рис. 2. CORDIC-вычислитель
Структура /-блока показана на рис. 3. Она включает два элемента арифметического сдвига »/, два элемента округления к ближайшему целому и три управляемых сумматора-вычитателя.
Показатели качества синтезируемого сигнала. Для оценки качества сигнала, формируемого цифровым синтезатором (см. рис. 1), в настоящей работе используются такие показатели, как нормированная среднеквадратическая ошибка (normalized
mean square error, NMSE) [6] и максимальный уровень побочных спектральных составляющих (peak level of spurious harmonics, PLSH) [7]. Коэффициенты нелинейных и гармонических искажений, которыми часто характеризуют аналоговые и цифроаналого-вые синтезаторы частот, в данном случае неприменимы, поскольку предлагаемый синтезатор представляет собой цифровой модуль без каких-либо аналоговых компонентов (т.е. без ЦАП), для выходного сигнала которого не характерны кратные гармоники, используемые при вычислении этих коэффициентов. Показатель NMSE определяется в децибелах:
NMSE = 10lg
f K \
% ( x(k ) - y(k ))2
k=1_
к
\2
% x(k )2
k=1
k = 1,2,3,..., 2Wap.
где x(k) - вектор отсчетов комплексной экспоненты, формируемой на выходе синтезатора; у(к) - вектор «точных» отсчетов той же экспоненты, вычисленных в арифметике с плавающей запятой.
Показатель РЬ8И также определяется в децибелах:
PLSH = 20 lg
fU ^
п ma:
v U у
где иптах - амплитуда максимальной по уровню побочной спектральной составляющей в диапазоне частот от нуля до частоты дискретизации /оп; ио - амплитуда основной гармоники.
Показатели ЫМ8Е и РЬ8И определяются для сигнала конкретной частоты, а значит, и для одного частотного слова РТЖ. Чем меньше эти показатели в количественном выражении, тем лучше качество генерируемого сигнала.
Применение цифрового синтезатора предполагает, что он используется для формирования сигнала любой частоты из всего рабочего диапазона от нуля до частоты дискретизации. Частота генерируемого сигнала определяется частотным словом РТЖ, которое принимает значения от нуля до (2^АР — 1). Поэтому целесообразным является оценка цифрового синтезатора по наихудшим значениям параметров среднеквадрати-ческой ошибки и уровня побочных спектральных составляющих для всех частотных слов:
Ш8Е№ = шах[ММ5Е (ПЖ)], при РГЖ е [0; 2^р — 1], РЬ8ИЖ = шах[Р££И (^7Ж)].
Результаты моделирования синтезатора. Результаты математического моделирования предлагаемого синтезатора (см. рис. 1) показали, что при входных ШР -разрядных фазовых словах фр (к) оптимальное число итераций для СОКС1С-вычислителя равно (рис. 4):
^ = Wр — 1. (4)
о -10
-20 -30 -40 -50 -60 -70 -80 -90
Ее
/ 1
Г
10 15 20 25 Номер итерации У
30
-20
3 "40
£
Со
й -60 -80 -100
IVр-1 I ^
1(1 15 20 Номер итерации ?
б
25
30
Рис.4. Параметры качества сигнала ЫЫБЕ (а) и РЬБИ (б) в зависимости от количества итераций г СОКШС-вычислителя (^Р = 16 разрядов): 1 - усечение; 2 - округление
Под оптимальным в данном случае понимается минимальное число итераций, которое дает максимально достижимое качество сигнала при заданной разрядности ЖР входных фазовых слов фр (к). Минимальное число итераций СОКО1С-вычислителя (см. рис. 2) обеспечивает условие минимального количества ресурсов, необходимых для реализации синтезатора.
Графики на рис. 4 построены для входных 16-разрядных фазовых слов. При увеличении числа от 1 до 15 качество сигнала улучшается с каждой дополнительной итерацией (показатели ЫМ8Е и РЬ8И уменьшаются). Увеличение числа итераций (более 15) не улучшает качества генерируемого сигнала. В случае упрощения схемы (рис. 3) с заменой элементов округления к ближайшему целому на простое усечение такое увеличение приводит к ухудшению параметров ЫЫ8Е и РЬ8И с ростом г. Таким образом, увеличение количества итераций г более Жопт (4) и, следовательно, усложнение схемы СОКО1С-вычислителя (см. рис. 2) нерационально.
Разрядность аккумулятора фазы ЖАР определяет частотное разрешение цифрового синтезатора
/оп
А/ =
2№АР
С целью достижения высокого разрешения по частоте, которое относят к основным преимуществам цифрового синтезатора, применяют большие разрядности аккумулятора фазы ЖаР = 32...48. Разрядность выходных слов фазового аккумулятора обусловливает ресурсоемкость преобразователя фазы в отсчеты косинуса и синуса. В случае классического синтезатора - это объем памяти, для СОКО1С-синтезатора - количество и разрядность сумматоров. Использование всех разрядов фазовых слов может привести к нереализуемой ресурсоемкости преобразователя. Как следствие, перед преобразованием фазы фар (к) в отсчеты косинуса и синуса практически всегда применяется усечение фазы на Wд младших разрядов ( ЖаР = WP + ЖА ). Усечение фазы вызывает появление систематической ошибки формирования гармонического сигнала. CORDIC-вычислитель, работающий в целочисленной арифметике с разрядностью Wр, имеет собственную ошибку преобразования фазы в отсчеты косинуса/синуса, равную не-
скольким МЗР. Эта ошибка превышает ошибку, вызванную усечением фазы (рис. 5). Поэтому усечение фазы в данной схеме не отражается на показателях ИМБЕ№ и
РРШш для любого количества усекаемых разрядов Жд > 0. Таким образом, ошибкой
усечения фазы, маскируемой ошибкой СОКО1С-вычислителя, можно пренебречь при анализе схемы на рис. 1 на достижимое качество сигнала.
Рис.5. Ошибка генерируемого косинуса/синуса во временной (а) и частотной (б) областях
Для обеспечения заданного уровня качества сигнала необходимо выбирать корректную разрядность данных Жр СОКО1С-вычислителя. Для этого можно воспользоваться графиками, представленными на рис. 6. Графики показывают наихудшие значения нормированной среднеквадратической ошибки ИМБЕ№ и уровня побочных
спектральных составляющих РЬЗИ№ в зависимости от разрядности Жр входных фр (к), внутренних и выходных данных СОЯСЮ-вычислителя. Для сравнения на графиках приведены такие же показатели для классического цифрового синтезатора с памятью. Например, для обеспечения качества сигнала -100 дБ по ИМ8Е№ и РРЗИШ СОКО1С-вычислитель должен быть 20-разрядным.
Рис. 6. Параметры качества сигнала ЫМБЕ№ (а) и РЬБИ№ (б) в зависимости от разрядности Жр СОКШС-вычислителя: 1 - СОКШС-синтезатор; 2 - классический цифровой синтезатор
Ошибка СОКОГС-вычислитедя, равная нескольким МЗР, превышает ошибку квантования [-0,5; 0,5] МЗР. Как следствие, прямое использование выходных отсчетов СОКО1С-вычислителя дает проигрыш по качеству сигнала по сравнению со случаем формирования сигнала конечной разрядности из точной его копии, полученной, например, в арифметике с плавающей запятой путем округления к ближайшему целому. По этой причине для обеспечения требуемого качества сигнала (см. рис. 6) и уменьшения вычислительной ошибки необходимо выбирать большие значения разрядности Жр СОКО1С-вычислителя, которые превышают требуемую разрядность выходных данных
. Затем приводить разрядность с Жр до приемлемых разрядов посредством блоков округления на Жк младших разрядов (Жр = Жк + ) (рис. 1). Другими словами, для заданной разрядности выходных данных Ж0 и обеспечения качества сигнала, соответствующего шумам квантования, необходимо использовать CORDIC-вычислитель, работающий на повышенной разрядности.
В ходе анализа схемы на рис. 1 установлено, что это превышение должно составлять 4-6 разрядов (рис. 7). Увеличение разрядности Жр по сравнению с Ж0 более чем на 4-6 разрядов не приводит к улучшению ИМБЕЖ и РЬБИж, поскольку в формируемом сигнале преобладают шумы квантования. Это хорошо видно на рис. 7, где представлено семейство графиков ЫМ8Е№ (Жр) и РЬБИЖ (Жр) для разрядностей выходных
данных Ж0 от 8 до 20.
Рис. 7. Параметры качества сигнала ЫМБЕ№ (а) и РЬБИ№ (б) в зависимости от разрядности WP СОКШС-вычислителя и разрядности выходных данных WD после округления
Оценку требуемых ресурсов можно получить с помощью выражения
с = ЖАр + 2Жп + 5Ж2 - 2ЖР -1,
которое позволяет рассчитать число одноразрядных сумматоров, необходимое для реализации предлагаемого СОКО1С-синтезатора (см. рис. 1) при использовании оптимального количества итераций Жопг (4).
Заключение. Представленные результаты позволяют определять структуру синтезатора и его параметры, обеспечивающие требуемое качество сигнала. Предложенная схема является альтернативой классической схеме в случае решения задачи оптимального проектирования синтезатора в условиях жесткого ограничения на использование блоков памяти.
Литература
1. Chenakin A. Frequency synthesis: current solutions and new trends // Microwave J. - 2007. - Vol. 50. -N. 5. - P.256-266.
2. Мёрфи Е., Слэттери К. Все о синтезаторах DDS: пер. А. Власенко // Компоненты и технологии. -2005. - №1.
3. Смекалов А.И. Метод прямого цифрового синтеза гармонического сигнала. Анализ и математическое моделирование // Радиотехника. - 2011. - №1. - С. 16-29.
4. УгрюмовЕ.П. Цифровая схемотехника. - СПб.: БХВ - Санкт-Петербург, 2000. - 528 с.
5. Захаров А.В., Хачумов В.М. Алгоритмы CORDIC. Современное состояние и перспективы // Тр. Междунар. конф. «Программные системы: теория и приложения» (Переславль-Залесский, 13-14 мая 2004 г.). - М: Физиатлит, 2004. - Т.1. - С.353-372.
6. Бендат Дж., Пирсол А. Прикладной анализ случайных данных: пер. с англ. - М.: Мир, 1989. -С.540.
7. Митрофанов А. В., Сафин В. Г., Соловьев А. А. Устройства генерирования и формирования радиосигналов: лабораторный практикум / Под общ. ред. А. А. Соловьева. - СПб.: Изд-во СПбГЭТУ «ЛЭТИ», 2009. - С.104.
Статья поступила 20 апреля 2015 г.
Джиган Виктор Иванович - доктор технических наук, профессор кафедры микроэлектронных радиотехнических устройств и систем МИЭТ, главный научный сотрудник ООО «Техкомпания Хуавэй» (г. Москва). Область научных интересов: цифровая обработка сигналов, адаптивная обработка сигналов. E-mail: djigan@yandex.ru
Смекалов Антон Игоревич - ведущий инженер ООО «Техкомпания Хуавэй» (г. Москва). Область научных интересов: цифровая обработка сигналов, цифровой синтез сигналов, проектирование систем на ПЛИС. E-mail: aismekalov@narod.ru
