Трехмерные интегральные схемы 3D бис Текст научной статьи по специальности «Компьютерные и информационные науки»

Трехмерные интегральные схемы 3D БИС

Андрей СТРОГОНОВ, д. т. н.

andreis@hotmail.ru Сергей ЦЫБИН tsybin@edc-electronics.ru Алексей БЫСТРИЦКИЙ

Увеличение плотности трехмерных ИС (3D ИС), которое становится возможным благодаря вертикальному размещению элементов, будет способствовать многократному сокращению затрат на производство ИС по сравнению с традиционными 2D ИС при той же технологии производства. 3D ИС могут масштабироваться с той же скоростью, какую предусматривает закон Мура, тем самым потребители получают возможность со временем использовать все преимущества трехмерной технологии (рис. 1).

Рис. 1. Возможности масштабирования в соответствии с законом Мура для 2D и 3D ИС

Еще одна выгода от использования трехмерных ИС по субмикронным технологиям — уменьшение общей длины межсоединений на кристалле, что положительно сказывается на задержках распространения сигналов. На рис. 2 показано, что при переходе на новые технологические поколения задержки сигналов в межсоединениях 2D БИС неуклонно увеличиваются, а задержки в вентилях (логических элементах) уменьшаются. Задержки в вентилях для субмикронных БИС лежат в диапазоне единиц пикосекунд.

Первые 3D ИС собирались по идеологии PoP (Package on Package, корпус на корпусе, или укладка в трехразмерную сборку корпусированных ИС с использованием межсоединений и коммутационных слоев, размещенных на самих корпусах). Позднее операция монтажа кристаллов друг на друга с последующей упаковкой в единый корпус (stacked die, 3D-SIC, 3D stacked IC, штабели-рованные/стекированные трехмерные ИС) и последующего межсоединения методом разварки проволочных выводов получила более широкое распространение (рис. 3-5).

МСМ ИС (многокристальные модули на гибком полиимидном основании, МКМ 3D) появились в 1980 г. и характеризовались длинными межсоединениями между кри-

Рис. 2. Задержки в вентилях и межсоединениях 2D БИС

сталлами, такими как цифровая логика и память. Наибольшая длина межсоединений достигала 10 мм. Использование стековых структур позволило уменьшить длину межсоединений до 70 мкм.

Так, на базе кристаллов 1537РУ30 (память 256 кбайт; разработка ОАО «НИИМЭ» и завода «Микрон») спроектированы и изго-

товлены многокристальные модули памяти 1 Мбайт в 3D-исполнении. На основе кристаллов 1645 РУ1У (память 1 Мбайт; разработка ЗАО «ПКК Миландр» (www.milandr.ru)) спроектированы и изготовлены МКМ памяти 4 Мбайт. При проектировании использовались пакеты DxDesigner, Expedition PCB и Hyper Lynx САПР Mentor Graphics.

Рис. 3. Стековые (stacked die) 3D БИС по технологии Non TSV с разваркой выводов и последующей упаковкой в единый BGA-корпус

Рис. 4. Монтаж кристаллов друг на друга и соединение их с помощью разварки выводов:

а) 4 кристалла (технология фирмы СЫрРДС); б) 20 кристаллов с толщиной 25 мкм по технологии фирмы Нутх

Рис. 5. Стековые 3D БИС фирмы Intel (логика + два кристалла памяти) по технологии Non TSV с разваркой выводов (логика — верхний кристалл)

На сайте EE Times опубликован список 10 перспективных технологий электроники, которые, по мнению разработчиков этого ресурса, должны были развиваться в 2010 году. Девятую позицию занимает TSV-технология. Ожидается, что эта технология приведет к созданию реальных 3D БИС.

В настоящее время использование технологии TSV (through silicon vias, сквозные кремниевые межсоединения или переходные отверстия в кремнии) позволило убрать операцию разварки из технологической цепочки, что обеспечило максимально возможный на сегодня уровень интеграции ИС. TSV-технология включает процессы формирования соединений, осаждения, заполнения, удаления металла с поверхности, утонения пластин, соединения/стекирования, инспектирования, тестирования (рис. 6-8).

На рис. 6 показано соединение двух кристаллов в стековую структуру с использованием оригинальной технологии FaStack фирмы Tezzaron. Такое соединение можно рассматривать как «истинную» 3D-интеграцию. Используется стандартный КМОП технологический процесс с пятью слоями медной металлизации для реализации внутренних межсоединений и изоляцией активных структур

мелкими канавками. Верхняя Si-пластина подверглась операции утонения. Соединение кристаллов осуществляется «лицом к лицу», с помощью внутренних контактных площадок, представляющих собой шестой слой медной металлизации. На рис. 7 показано соединение трех кристаллов в стековую структуру с использованием технологии FaStack фир-

Рис. 6. Соединение двух кристаллов в стековую структуру с

мы Tezzaron (рис. 7а) и изображение структуры в сканирующем электронном микроскопе (рис. 7б). Два кристалла соединяются «лицом к лицу», а третий кристалл (верхний) присоединяется к обратной стороне второго кристалла «лицом вниз», посредством внутренних контактных площадок. На обратной стороне третьего кристалла формируется выходная контактная площадка из алюминия для подключения периферийных устройств, например микромеханического датчика.

Фирма Tezzaron с использованием технологии FaStack реализует популярное 80С51 микропроцессорное ядро (плюс память) и ПЛИС по архитектуре FPGA (плюс память).

На рис. 8а показано концептуальное решение для стекового 3D ОЗУ DDR4 SDRAM с рабочими частотами 4,2 ГГц фирмы Hynix с использованием модулей памяти и TSV-технологии.

Тайваньский полупроводниковый гигант — компания TSMC (Taiwan Semiconductor Manufacturing Co) активно занимается разработкой технологии TSV, с помощью которой обеспечиваются межсоединения в 3D ИС. При этом основное внимание уделяется вопросам проектирования, корпуси-рования и тестирования кристалла, а не только технологии изготовления.

Фирма ХДшх совместно с TSMC разработала новейшую серию ПЛИС FPGA (функциональная емкость — 2 млн эквивалентных вентилей) Virtex-7 с использованием интеграции на уровне коммутационной Si-пластины (рис. 8б). Подобную технологию (wafer-level-processed stacked package, WSP) использует фирма Samsung в ОЗУ DRAM DDR2 емкостью 4 Гбайт. Кристаллы Virtex-7 реализуются по технологии 28 нм, а межсоединения кристаллов выполняются в Si-пластине с использованием хорошо отработанного 65-нм технологического процесса с 4 слоями металлизации. Это обеспечивает десятки тысяч межсоединений, высокую пропускную способность и малое время задержек распространения сигналов.

использованием технологии FaStack фирмы Tezzaron

Кремниевый кристалл (утоненный)

t[un=mrQ]m=^ ВЦ__________

Кремниевый кристалл не подвергнутый операции утонения

я

Межслойный диэлектрик (Si02/SiN) Поликремнивые затворы

I I 8Т1 (изоляция активных структур мелкими канавками)

Ц Вольфрамовые контакты и межсоединения I I Си-межсоединения (М1—М5)

| | Си-внутренние контактные площадки (Мб, метал)

Межслойный диэлектрик (8Ю2/$1М)

А Поликремнивые затворы | I вТ! (изоляция активных структур мелкими канавками) □ Вольфрамовые контакты и межсоединения Си-межсоединения (М1-М5)

| | Си-внутренние контактные площадки (Мб, метал)

| | А1-контактная площадка

н

1 1 ff І!

11Ы

1 1

1 1

ШШШ “■ f,n,T

Рис. 7. а) Соединение трех кристаллов в стековую структуру с использованием технологии FaStack фирмы Tezzaron; б) изображение структуры в сканирующем электронном микроскопе

Зарубежным компаниям удалось достичь определенных успехов в области создания новых средств САПР для проектирования 3D ИС. Компании Atrenta, AutoESL, Qualcomm разработали верхнеуровневую систему проектирования 3D ИС, в частности 3D-синтез высокого уровня, раннее разделение, разработку общей топологии кристалла и многодоменный анализ. Компания Qualcomm для своих

3D ИС разработала технологию PathFinding, которая способствует поэтапной оптимизации посадочной площади кристалла, тепловых характеристик и других функций.

Межуниверситетский центр по микроэлектронике IMEC (Interuniversity Microelectronics Centre), крупнейший европейский независимый институт по исследованиям в области наноэлектроники, использует в своих опыт-

ных партиях 3D ИС технологию штабелированных трехмерных ИС и TSV-технологию. В настоящее время выпускаются кристаллы, выполненные на 200-мм пластинах в рамках базового 0,13-мкм КМОП-техпроцесса с добавлением техпроцесса Cu-TSV. Для штабелирования верхний кристалл подвергают утонению до 25 мкм и присоединяют к кристаллу-основанию с помощью термо-

DQs DQs

ADD/CMD/CK

4 или 8 высокоинтегрированных стекированных кристаллов памяти DDR4 с использованием TSV-технологии

И

г 11

1)

и

и

1)

и

1)

ґ У

32 Гбайт памяти для серверных приложений для серверных приложений (4 Гбайт х 4 кристалла) (8 Гбайт х 8 кристалла)

Межсоединения, обеспечивающие высокую пропускную способность и низкие задержки распространения сигнала

Микросоединение

Переходные отверстия в кремнии (TSV) С4-соединение

Кристаллы ПЛИС типа FPGA, 28 нм Кремниевая

коммутационная плата, 65 нм Основание BG А- корпуса

Шариковые выводы BGA-корпуса

0

Кристаллы ПЛИС типа FPGA

Кремниевая

коммутационная

плата

Корпус

Рис. 8. а) Стековое 3D ОЗУ DDR4 SDRAM с рабочими частотами 4,2 ГГц фирмы Hynix с использованием TSV-технологии; б) 3D ПЛИС FPGA серии Virtex-7 фирмы Xilinx с использованием комбинированных технологий

компрессии Cu-Cu. Центр IMEC в настоящее время расширяет этот техпроцесс до операции присоединения кристалла непосредственно к полупроводниковой пластине и работает над осуществлением переноса этой технологии на платформу 300 мм. Для тестирования целостности и производительности 3D ИС используют кольцевые генераторы различной конфигурации, размещенные в двух кристаллах и связанные посредством Cu TSV.

Для проектирования 3D БИС может быть использована САПР Synopsys. StarRC — инструмент платформы Galaxy для экстракции значений паразитных сопротивлений, индуктивностей и емкостей (RLC) из топологических представлений ИС в формате GDSII, он позволяет учитывать все известные физические эффекты в полупроводниках для технологий вплоть до 28 нм и осуществлять 3D-моделирование внутренних соединений из меди, локальных внутренних соединений, диэлектриков с низкой диэлектрической проницаемостью, кремния на изоляторе (SOI) и вариаций параметров на кристалле. Ведущие кремниевые фабрики (TSMC, UMC, Chartered и др.) предоставляют технологические файлы процессов для работы с инструментом StarRC.

Продукты, которые необходимо использовать для проектирования 3D цифровых БИС: Encounter Digital Implementation System (EDI System), Encounter Power system (EPS), Encounter Timing System (ETS), First Encounter.

EDI System позволяет достичь оптимальных результатов по быстродействию при проектировании с уровня RTL до уровня размещенных вентилей. Алгоритмы логического синтеза и оптимизации основаны на техно-

логии RTL Compiler. Обеспечивается полная поддержка синтеза, планировки кристалла, функций размещения макроблоков и стандартных ячеек, планирование и разводка сетки питания, экстракция паразитных параметров, функции анализа параметров быстродействия и анализа сетки питания и т. д.

ETS — средство временного статического анализа, а также анализа взаимодействия проводников. ETS-XL может точно учитывать влияние перекрестных наводок и просадок питания на временные задержки логики и ее функциональность. В продукте First Encounter САПР Cadence реализована концепция виртуального прототипа.

Выводы

Трехмерный метод производства имеет два очевидных преимущества. Во-первых, это существенное снижение цен при фиксированном числе транзисторов на кристалле и, во-вторых, увеличение числа транзисторов со скоростью, не меньшей, чем предусматривает закон Мура в расчете на количество устройств, приходящихся на единицу площади.

Максимально возможный на сегодня уровень интеграции ИС обеспечивает использование технологии TSV, которая позволяет убрать операцию разварки из технологической цепочки, обеспечивает более высокую плотность монтажа, большую функциональность, лучшие технические характеристики (минимальная длина соединений; межсоединения не ограничивают скорость распространения сигнала), более низкое энергопотребление, меньшую стоимость. Однако

использование этой технологии требует решить ряд проблем, таких как снижение токов утечек ИС динамической памяти и снижение рассеиваемой мощности.

TSV-технология позволяет значительно увеличить количество линий ввода/вывода, что радикальным образом приводит к повышению скорости трансляции данных, и уменьшить энергопотребление, а также вызвать появление принципиально новых видов высокоэффективных устройств. Для проектирования 3D БИС с TSV необходимо использовать новые инструменты САПР для нанометровых проектов. ■

Литература

1. Tour guide to 3D-IC design tools and services: DAC 2010 http://www2.dac.com (www.gsaglobal.org)

2. Tezzaron Semiconductor — www.tezzaron.com

3. Tummala R. R., Swaminathan M. Introduction to System-on-Package (SOP). Miniaturization of the entire System. McGraw-Hill Companies — http://dx.doi.org/10.1036/0071459065

4. Грушевский А., Блинов Г., Семенин С., Жуков П. Трехмерные многокристальные модули на гибком основании // Электроника: НТБ. 2008. № 3.

5. Васильев А. Современные технологии 3D-инте-грации. Степень интеграции // Информационный бюллетень ЗАО Предприятие Остек. 2009. № 2.

6. Иванов А. Среда проектирования компании Cadence. Общий обзор // Электроника: НТБ. 2003. № 5.

7. Dorsey P. Xilinx Stacked Silicon Interconnect Technology Delivers Breakthrouqh FPGA Capacity, Bandwidth, and Power Efficiency Xilinx WP380, v. 1.0. 27 Oct. 2010.