CC BY
7СХЕМОТЕХНИКА И ПРОЕКТИРОВАНИЕ
УДК 658.512.011.56
Структурная оптимизация схем микроконвейерной архитектуры, спроектированных в базисе стандартных ячеек
12 2 А.Н. Кононов , А.А. Миндеева , В.С. Петросян
1ОАО Зеленоградский инновационно-технологический центр (г. Москва) 2Национальный исследовательский университет «МИЭТ»
Описан метод оптимизации цифровых схем, имеющих архитектуру микроконвейера, основанный на использовании диаграмм двоичных решений специального вида. Приведены результаты тестирования и получен положительный результат в виде повышения быстродействия и уменьшения размеров (количества транзисторов) схемы.
Ключевые слова: оптимизация схем, оптимизация микроконвейеров, двоичные решения, оптимизация комбинационных схем.
Понятие микроконвейера первоначально введено в 1989 г. И.Сазерлендом в качестве архитектуры для асинхронных схем. На рис.1 схематически изображен асинхронный микроконвейер.
Микроконвейер состоит из линейной последовательности регистров (R1, R2, R3, R4). Между парами регистров R2, R3 и R3, R4 находятся комбинационные схемы (CL3, CL4), вычисляющие некоторую систему булевых функций. Схема асинхронная, поэтому она не имеет единого тактового сигнала, и работа каждой пары соседних регистров синхронизируется с помощью контрольной логики (CTL), реализующей механизм «handshaking» (рукопожатие) [1]. Существует также синхронный аналог микроконвейера, схема которого приведена на рис.2.
Рис.1. Схема асинхронного микроконвейера
Рис.2. Схема синхронного аналога микроконвейера
© А.Н. Кононов, А.А. Миндеева, В.С. Петросян, 2013
Следует отметить, что в форме микроконвейера может быть представлена практически любая цифровая схема (синхронная и асинхронная) [2].
Метод оптимизации микроконвейера. Предлагаемый метод структурной оптимизации микроконвейера основан на использовании программы структурной оптимизации комбинационных цифровых КМОП-схем OPTI. Программа OPTI использует внутреннее представление цифровой схемы в виде последовательно-параллельной бинарной диаграммы решений (Series-Parallel Binary Decision Diagram, SP-BDD) и осуществляет переупорядочение вершин SP-BDD. Эти вершины по сути являются транзисторами КМОП-вентиля и переупорядочение приводит к сокращению числа транзисторов с условием сохранения логической функции схемы. На рис.3 проиллюстрировано представление КМОП-вентиля в виде SP-BDD [3].
Основная идея предлагаемого метода оптимизации следующая: каждую комбинационную схему в микроконвейере (^3, ^4, ..., см. рис.2) можно оптимизировать по отдельности; можно на время оптимизации удалить регистр R3 и объединить схемы ^3, ^4 в одну комбинационную схему большего размера. После оптимизации этой схемы она может быть вновь «разрезана» (если это необходимо) на две составные части ^3, ^4 и между ними может быть вставлен соответствующий регистр R3. Очевидно, что при оптимизации объединенной схемы пространство поиска является более разнообразным, чем при оптимизации ее частей по отдельности. Поэтому результат оптимизации может быть более эффективным.
Для достаточно длинного микроконвейера можно объединять в единую оптимизируемую комбинационную схему более двух отдельных комбинационных схем, вплоть до одновременной оптимизации всего микроконвейера. Цель работы - выяснить, дает ли такой подход выигрыш и насколько он велик [4].
Алгоритм работы оптимизатора. При обработке SP-BDD представления схемы используются следующие алгоритмы: экстракция SP-BDD из транзисторной схемы;
[—I VDD
^ GND
а
Структурная оптимизация схем микроконвейерной архитектуры...
переупорядочение SP-BDD (транзисторов КМОП-вентиля); слияние двух SP-BDD (двух КМОП-вентилей); декомпозиция SP-BDD (КМОП-вентиля); последовательно-параллельное сужение (разложение Шеннона для SP-BDD); минимизация SP-BDD (КМОП-вентиля) [5, 6].
Описание библиотеки для проведения эксперимента. Проведены численные эксперименты, показывающие эффективность предложенного подхода. Эксперименты проводились на библиотеке стандартных КМОП-вентилей СЕКЬ4321, реализующих произвольные Булевы SP-функции с четырьмя, тремя и двумя входами, а также инвертором: ШУ, ^N02, NOR2, ^N03, NOR3, А0121, ОА121, NAND4, NOR4, А0122, 0А122, А0131, 0А131, А01211, 0А1211.
Экспериментальные результаты и обсуждение. Получены результаты численных экспериментов по оптимизации микроконвейерных схем с использованием предлагаемого подхода. В качестве исходного использовался набор комбинационных схем, содержащий некоторые из схем ISCAS-85, а также ряд фрагментов промышленных схем [6]. Каждая из исходных схем после отображения в описанную библиотеку стандартных ячеек преобразована в микроконвейерную схему посредством упорядочения логических вентилей, декомпозиции на четыре равные по размеру части и добавления пяти регистров необходимой разрядности. После этого оптимизация микроконвейера выполнялась в трех вариантах:
1) каждая комбинационная схема обрабатывалась отдельно;
2) перед обработкой комбинационные схемы объединялись попарно с временным удалением промежуточного регистра;
3) перед обработкой вся комбинационная часть микроконвейера объединялась в одну, с временным удалением всех промежуточных регистров.
Результаты сравнения исходных и трех вариантов оптимизированных микроконвейерных схем
1 2 3 4 5 6 7 8 9 10 11 12
Схема ИР ИМП ОР % ОМП ОР % ОМП ОР % ОМП
с432 794 8 768 -3,3 8 742 -6,5 6 736 -7,3 5
с1355 2276 18 1652 -27,4 9 1526 -32,9 6 1464 -35,7 5
с1908 2674 24 2138 -20,0 14 2052 -23,3 8 1585 -40,7 6
с1а 1008 15 910 -9,7 11 830 -17,7 5 844 -16,3 3
с1а1 964 11 886 -8,1 7 896 -7,1 5 854 -11,4 4
сй_0 346 11 296 -14,5 8 306 -11,6 5 294 -15,0 5
сй_1 370 11 330 -10,8 8 328 -11,4 6 316 -14,6 5
сй_опеБ 326 8 302 -7,4 6 314 -3,7 6 306 -6,1 5
сп^егоБ 322 7 308 -4,3 6 286 -11,2 6 310 -3,7 4
newckt 698 7 644 -7,7 5 648 -7,2 3 688 -1,4 2
Примечание. ИР - исходный размер, ИМП - исходный минимальный период, ОР - оптимизированный размер, ОМП - оптимизированный минимальный период.
После обработки во втором и третьем вариантах все промежуточные регистры необходимой разрядности были снова добавлены в схему. В таблице приведены результаты сравнения исходных и трех вариантов оптимизированных микроконвейерных схем.
Размеры указанных схем даны соответственно в графах 2, 4, 7, 10 (под размером в данном случае понимают количество транзисторов в комбинационной части схемы). В графах 5, 8, 11 показан процент уменьшения размера в результате оптимизации, а в 3, 6, 9, 12 приведено быстродействие соответственно исходных и трех вариантов оптимизированных схем, т.е. минимальный период тактового сигнала, на котором может работать схема. Под минимальным периодом (МП) понимается максимальная длина критического пути комбинационного фрагмента микроконвейера, вычисленная в предположении единичной задержки каждого логического вентиля.
Метод структурной оптимизации для схем микроконвейерной архитектуры, спроектированных в базисе стандартных ячеек, всегда дает положительный результат, а в некоторых случаях приводит к уменьшению размеров схемы (количества транзисторов) до 40% и к увеличению быстродействия в 5 раз. Полученные результаты доказывают уместность и практическую ценность метода оптимизации микроконвейерной архитектуры, основанной на использовании диаграмм двоичных решений специального вида с применением программы структурной оптимизации комбинационных цифровых схем OPTI, которая использует внутреннее представление цифровой схемы в виде SP-BDD.
Литература
1. Sutherland I.E. Micropipelines // Communications of ACM. - 1989. - Vol. 32. - P. 720-738.
2. Mohideen S.K., Perinbam J.R. An effective Asynchronous Micropipeline using Double edge triggered D Flip Flop // International Journal of Applied Engineering and Research, India. - 2007, N 1. -Vol. 2. -P. 139-146.
3. Glebov A.L., Blaauw D., Jones L.G. Transistor reordering for low power CMOS gates using SP-BDD representation // Intern. Symp. On Low Power Design, Dana Point CA. - 1995. - P. 161-166.
4. Строганов А. Проектирование комбинационных схем в базисе ПЛИС // Компоненты и технологии. - 2008, № 5. - С. 148-153.
5. Glebov A.L., Gavrilov S.V., Blaauw D. et al. Library-less synthesis for static CMOS circuits // ICCAD-97. - 1997. - P. 461-467.
6. Глебов А.Л., Гурарий М.М., Жаров М.М. и др. Актуальные проблемы моделирования в системах автоматизации схемотехнического проектирования. - М.: Наука. - 2003. - 430 c.
Статья поступила 11 декабря 2012 г.
Кононов Александр Николаевич - кандидат физико-математических наук, руководитель Центра проектирования фотошаблонов ОАО «Зеленоградский инновационно-технологический центр» (г. Москва). Область научных интересов: прикладные задачи в области физики (проекционная и электронно-лучевая фотолитография), микроэлектроники (подготовка и обработка топологической информации для изготовления фотошаблонов, проектирование ИС).
Миндеева Алла Алексеевна - доцент кафедры проектирования и конструирования интегральных микросхем (ПКИМС) МИЭТ. Область научных интересов: проектирование цифровых и аналоговых интегральных схем, интегрированные среды проектирования ИС, автоматизированное моделирование, параметрическая оптимизация.
Петросян Варужан Сержикович - аспирант кафедры ПКИМС МИЭТ. Область научных интересов: проектирование цифровых и аналоговых интегральных схем, автоматизированное моделирование, оптимизация, комбинационные схемы, булева алгебра. E-mail: pvaruzh@gmail.com
