CC BY
164
УДК 621.3.049.77: 001.63
СХЕМОТЕХНИЧЕСКИЕ ОСОБЕННОСТИ 14-РАЗРЯДНЫХ БЫСТРОДЕЙСТВУЮЩИХ ЦАП НА ИСТОЧНИКАХ ТОКА СЕРИИ К1273 В КМОП ТЕХНОЛОГИИ С СУБМИКРОННЫМИ ПРОЕКТНЫМИ НОРМАМИ
Д.Е. Горбунов, А.И. Мушта
В работе решены основные схемотехнические проблемы ЦАП на источниках тока. Разработана методика коррекции линейности характеристик ЦАП
Ключевые слова: ЦАП, источник опорного напряжения на ширине запрещенной зоны, переключатели тока
Постановка I задачи.- До недавнего времени все выпускаемые отечественными предприятиями цифро-аналоговые преобразователи (ЦАП) значительно отставали от зарубежных аналогов по быстродействию и разрядности. Типичными представителями отечественных ЦАП являются 572ПА1 и 1118ПА3, обладающие низкой разрядностью и значительной потребляемой мощностью.
Таким образом, исследование и разработка отечественных быстродействующих высокоразрядных ЦАП является актуальной задачей. Представляется целесообразным далее рассмотреть ЦАП описанного класса по КМОП технологии с проектными нормами 0.6-0.35 мкм.
Структурная схема и состав ЦАП. Наибольшим быстродействием среди схемных разновидностей ЦАП обладают параллельные ЦАП, выполненные на источниках тока. ЦАП на источниках тока обладают более высокой точностью, в сравнении с ЦАП с суммированием весовых токов [1]. Весовые токи в таких ЦАП формируются транзисторными источниками тока, которые имеют высокое динамическое сопротивление. Потенциалы затворов (баз) всех транзисторов одинаковы, а для получения необходимого значения тока ширину (площадь эмиттера) делают различными в соответствии с весовыми коэффициентами. В “классической” схеме ЦАП на источниках тока транзисторы выполняют роль динамических буферов между ключами и резистивной токовой матрицей. Построение токовой матрицы на резистивной матрице обладает существенным недостатком - рассеиванием мощности, а, следовательно, снижает общий кпд устройства и приводит к его нагреву. Указанных недостатков можно избежать при использовании транзисторов в качестве источников тока.
Комбинированный способ построения матрицы токов ЦАП. Одной из сложностей, возникающих при реализации данной схемы большой разрядности, является значительная разница размеров ключевых транзисторов, обусловленная разни-
Г орбунов Денис Евгеньевич - ВГТУ, соискатель, тел. 89081300152
Мушта Александр Иванович - ВГТУ, канд. техн. наук, профессор, тел. 89610285069
цей весовых токов. Так в случае 14 разрядного ЦАП ток старшего разряда в 8192 раза больше младшего тока, соответственно и размеры транзисторов в ключах и в токовой матрице. Значительная разница размеров приводит к значительной разнице емкостей затвора, а, следовательно, возникает разница во времени установления тока, что, в конечном счете, негативно отражается на динамических характеристиках всего ЦАП в целом.
В разработанном ЦАП матрица токов построена комбинированным способом, что позволяет обойти указанный недостаток. Структурная схема разработанного 14 разрядного ЦАП на источниках тока приведена на рис. 1.
Рис. 1. Структурная схема 14 разрядного ЦАП на источниках тока Все формируемые матрицей токи разделены на 3 группы - старшие, средние и младшие, разряды БВ13-БВ9 соответствуют старшей группе, БВ8-БВ5 соответствуют средней группе, а БВ4-БВ0 младшей группе. В младшей группе токи формируются путем масштабирования размеров транзисторов матрицы токов в соответствии с весом разряда. Разряды БВ8-БВ5 средней группы поступают на приоритетный дешифратор, формирующий на выходе 15 управляющих разрядов. Сигнал на п-выходе приоритетного дешифратора [3] описывается выражением
где ш=еп...в1, хр -значение соответствующего
входного разряда.
Выражение (1) показывает, что количество выходов £ имеющих высокий логический уровень, соответствует двоичному числу на входе дешифратора. Выходы дешифратора управляют 15 одинаковыми ключами, коммутирующими ток от 15 средних токов матрицы. Значение одного среднего тока равно 25.
Разряды БВ13-БВ9 старшей группы поступают на приоритетный дешифратор, формирующий на выходе 31 управляющий разряд. Выходы дешифратора управляют 31 одинаковыми ключами, коммутирующими ток от 31 старшего тока матрицы. Значение одного старшего тока равно 29. Такое построение матрицы тока значительно улучшает динамические характеристики ЦАП и упрощает схемотехническую реализацию ключевого узла.
Источник опорного напряжения. Блоком, оказывающим значительное влияние на характеристики ЦАП, является встроенный источник опорного напряжения. Источник опорного напряжения выполнен по, так называемой, “bandgap” схеме.
ПЬ_апаІод іезі эсИета^с : РеЬ 14 10:42:47 2011 ОС Резропге
сіс ( V )
Рис. 2. Схема источника опорного напряжения “bandgap” типа
Этот термин, не имеющий общепринятого русского эквивалента, можно перевести как “источник опорного напряжения на ширине запрещенной зоны" (“барьерный потенциал р-п перехода”) [2]. Схема использованного источника опорного напряжения приведена на рис. 2. Особенностью схемы источника опорного напряжение является то, что коллекторы всех рпр-транзисторов соединены с землей, это позволяет реализовать схему по типовому КМОП процессу.
На рис. 3 приведены измеренные зависимости напряжений и токов в некоторых точках схемы источника опорного напряжения от напряжения на затворе транзисторов (выходе компаратора), поясняющие принцип регулирования. На нижнем графике рис 3 показана зависимость напряжения на входе компаратора от напряжения на выходе компаратора. На верхнем графике рис 3 приведена зависимость тока стока транзисторов, соответствующая выходному напряжению компаратора. Как видно из нижнего графика кривые пересекаются в точке, соответ-
Рис. 3. Зависимость тока стока транзистора М59 (рис.2) от напряжения на затворе - верхний график, зависимость напряжений на входе компаратора от напряжения на затворе транзисторов - нижний график
опорного напряжения при некоторых температурах
ствующей напряжению 2 В на выходе компаратора. Таким образом при работе схемы компаратор будет сводить к минимуму разность напряжений на входах путем подстройки выходного напряжения, а следовательно и тока стока транзисторов.
Цепочка элементов М65, И20, Я21, р0 в правой части схемы является преобразователем ток-напряжение. Приведенная схема обеспечивает температурную нестабильность не хуже ±50ррт/°С (54 мкВ/°С). Типичные зависимости выходного напряжения источника опорного напряжения для температур -65 °С, -35 °С, -5 °С, 25 °С, 55 °С, 85 °С приведены на рисунке 4. Как видно, источник опорного
напряжения выходит на рабочий режим уже после 13 мкс после включения питания.
На рис. 5 показано напряжение на выходе источника опорного напряжения при присутствии в напряжении питания гармонической составляющей амплитудой 250 мВ и частотой 200 КГц. Как видно, коэффициент сглаживания пульсаций для этого случая составляет 42 дБ.
На рис. 6 приведена схема стабилизации тока токовой матрицы. Транзистор М93 аналогичен транзисторам токовой матрицы старшей группы. Он формирует ток величиной 1/32 от тока полной шкалы. Этот ток создает на внешнем резисторе Я0 падение напряжения, которое поступает на прямой вход операционного управляющего усилителя(УУ), на инвертирующий вход УУ подается опорное напряжение. Выход компаратора создает управляющее напряжение на затворах транзисторов токовой матрицы. Все затворы транзисторов в матрице находятся под одним потенциалом. Таким образом, изменяя сопротивление внешнего резистора, подключенного к выводу Р8ЛЭ1 ЦАП, можно задавать ток полной шкалы.
Ток полной шкалы:
Іга=32*Іге£, (2)
где
ІгеЛ^ (3)
Вместо резистора можно использовать внешний источник тока.
Рис. 5. Напряжение на выходе источника опорного напряжения при присутствии в напряжении питания гармонической составляющей амплитудой 250 мВ и частотой 200 КГц
На рис. 6 транзистор М0 - один из транзисторов старшей группы токов матрицы. М134 - один из транзисторов средней группы токов. Все транзисторы имеют одинаковую длину канала, ширина канала пропорциональна величине формируемого тока. Все сказанное выше относительно масштабирования ширины канала для получения кратных токов справедливо до определенной величины тока/ширины канала. При малых величинах ширины канала начи-
нают сказываться краевые эффекты каналов транзисторов, т.е. на малых ширинах канала транзистора ток, текущий через области бокового расширения канала, становится соизмерим с основным током канала. Поэтому для младшей группы токов применена другая схема формирования токов - рисунок 7. В ней, как и раньше, все затворы транзисторов источников тока имеют тот же потенциал, что и в группе старших и средних токов Vbg, который формируется управляющим операционным усилителем. Для сохранения линейности длинна транзисторов, участвующих в формировании тока, сохранена такой же. Для получения токов малых величин использовано последовательное включение транзисторов. Поскольку все токи кратны 2, а количество младших разрядов равно 5, используется цепочка транзисторов М13, М14, через которые протекает ток, равный току самого младшего разряда. Таким образом, суммарный ток транзистора М149 равен 4 токам младшего разряда.
Токовая матрица. В условиях реального кристалла при топологическом размещении схемы токовой матрицы, имеющей значительные размеры, возникает ситуация, когда величина сопротивления металлических токоведущих дорожек от плюса питания до транзисторов матрицы имеет не нулевое значение, а, следовательно, протекающий ток создает падение напряжения на них и разные транзисторы матрицы оказываются под разным потенциалом питания. Эта ситуация обходится путем выравнивания длины токоведущих дорожек и разбиением их на группы, однако при разных значениях входного тока ток в некоторых группах может вовсе отсут ствовать, что отразится на потенциале транзисторов соседних групп. Выход из этой ситуации - фиксация тока матрицы на уровне тока полной шкалы и использование дифференциального токового выхода. При использовании этого принципа величина тока матрицы всегда равна сумме токов дифференциальных выходов и равна току полной шкалы ЦАП. Размеры токовых ключей в пределах одной группы токов равны.
Коррекция линейности характеристик
ЦАП. Еще одним фактором, в конечном счете оказывающим значительное влияние на характеристику ЦАП является технологический разброс параметров транзисторов токовой матрицы. Для уменьшения
Рис.7- Схема формирования токов младшей группы
Рис. 8. Схема токового ключа с управляющим триггером
влияния этого фактора применяются как схемотехнические, так и топологические нюансы. В данной схеме для финальной коррекции линейности характеристики применен дополнительный блок корректирующих источников тока, управляемый однократно программируемым ПЗУ. Коррекция осуществляется отдельно для каждого тока старшей группы 5 разрядами, что обеспечивает 31 уровень увеличения тока. Для младшей и средней групп токов используется общегрупповая коррекция, что обусловлено соображениями оптимальности между уровнем вносимых нелинейностей данными группами токов и схемотехнической затратностью ее обеспечения. Дополнительный канал подстройки, аналогичный старшей группе подключен к источнику, обеспечивающему опорный ток, через внешний подстроеч-ный резистор. Это обеспечивает уменьшение тока полной шкалы всего ЦАП. Для программирования ПЗУ корректирующих коэффициентов в схему встроена специальная схема программирования, блокируемая после окончания коррекции. Для потребителя схема программирования недоступна. Для расчета величины и номера необходимого корректируемого разряда разработана программа, позволяющая оценить степень влияния подстройки на конечную характеристики.
Токовые ключи. Пример схемы токовых ключей вместе с триггером приведен на рисунке 8. В левой части схемы изображена схема быстродействующего триггера с прямым и инверсным выходами, которые подключены непосредственно к ключевой схеме (правая часть рис. 8). Основными требованиями к токовым ключам являются идентичность сопротивлений в открытом и закрытом состоянии, а также высокая скорость коммутации, с возможно меньшими переходными процессами. Если первое требование реализовать сравнительно просто, путем использования одинаковых ключевых транзисторов, то получение высокой скорости переключения с минимальными переходными процессами - задача не простая. Поскольку сами ключевые транзисторы имеют сравнительно большие геометрические размеры (ширину) в силу требования низкого собственного сопротивления, то обладают значительной емкостью затвора. Первая сложность - создание управляющей схемы, способной создать значительные токи, необходимые для перезарядки этих емкостей при минимальных топологических размерах, и вторая - прохождение заряда этих емкостей в цепи стока в моменты коммутации. На рис. 9 приведена временная диаграмма, показывающая напряжение на одном из выходов ЦАП при уменьшении входного кода на одну единицу младшего разряда. Из рисунка видно, что в момент переключения возникает выброс, величина которого составляет 32 мкВ, при величине ступени 61 мкВ.
Для уменьшения величины этих выбросов в схеме реализованы следующие особенности. Выходы триггера подключены к буферным инверторам, питание которых осуществляется заниженным уровнем напряжения, следовательно, напряжение на их выходах также не достигает напряжения питания.
Рис. 9. Переходные процессы на выходе схемы при изменении кода в младшем разряде
Вместе с тем подложка ключевых транзисторов (МО, М1 на рис. 8) также подключена к заниженному уровню напряжения. Разность напряжения между напряжением на затворе и подложке ключевого транзистора создается на уровне, необходимом для его надежного открытия, т.е 1,4 В в отличи от 3,3 В при обычном включении. Это позволяет значительно снизить уровень накапливаемого заряда в затворной емкости, а, следовательно, уменьшить уровень выброса при переключении. Диаграмма напряжения в схеме, реализующей данный принцип, приведена на рис. 10.
449744 1е$< •сПето!к : ГеЬ 09:43:18 2011 Тгопв*«п< Кмрмм
к
Рис. 10. Переходные процессы на выходе схемы при изменении кода в младшем разряде в схеме с уменьшенным напряжением на затворе
Из рисунка 10 видно, что уровень выброса при переключении снизился и составляет 14,3 мкВ. Напряжение на подложке ключевого транзистора формируется выше максимального уровня напряжения
на выходе на 0,4 В, что необходимо для исключения тока через паразитный диод сток-подложка. Для устранения тока через паразитный диод исток-подложка служит транзистор M8 (рис 8). На его затворе (вход E) формируется такое напряжение, что на истоке ключевых транзисторов напряжение не превышает 0,3 В, что не позволяет открыться переходу диода исток-подложка.
Пример схемы формирования напряжения на подложке и затворе ключевых транзисторов приведен на рис 11.
Рис. 11. Схема формирования напряжения на
подложке и затворе ключевых транзисторов
(((—getData("/nets 188" ?resuli "iran-tran" ?resultsDir ''/horne/denis/sim
Рис. 12. Интегральная нелинейность на выходе ЦАП, по оси y отложено напряжение на выходе
Интегральная нелинейность может быть измерена с учетом [4]. При этом, для измерения дифференциальной нелинейности нет необходимости в использовании второго ЦАП, аналогичного измеряемому, что значительно увеличивает время моделирования. Вместо этого можно воспользоваться функцией lshift калькулятора из пакета Cadence. Кроме этого, для еще большего сокращения времени моделирования целесообразно измерение нелиней-
ности проводить отдельно для каждой из групп токов. Общая нелинейность получается суммированием групповых нелинейностей.
На рис. 12 приведена интегральная нелинейность ЦАП, как видно максимальное значение составляет 30мкВ, при величине шага младшего разряда 61мкВ. Такая величина нелинейности обусловлена значительными размерами транзисторов ключей старшей группы токов. Следует отметить ,что нелинейность реальной схемы будит отличаться от приведенных зависимостей, поскольку обусловлена технологическим разбросом параметров транзисторов и имеет случайную величину.
Рис. 13. Дифференциальная нелинейность на выходе ЦАП, по оси у отложено напряжение
на выходе
3 0и п; (,г/п^0 1 88" ?ге5иК 'Чгап—1;гс]пм
(50.4B4-U -У9!=>.ЬЬ4гтО---
В: (50.4S32U —999-555m)
delta; ( — Н04-.У 6 Др — У. / / У п ) slope: 1.07763К
53.0U
time ( s )
Рис. 14. Интегральная нелинейность на выходе ЦАП для младшей группы токов
Влияние на общую нелинейность оказывает не только размер ключевых и токовых транзисторов, но и величина напряжения на выходе ЦАП, что отражается в виде максимума нелинейности соответствующей средним значениям входного кода.
На рис. 13 приведена дифференциальная нелинейность ЦАП, которая не превышает 3мкВ, при
величине шага младшего разряда 61мкВ. На рис. 16 приведена интегральная нелинейность, замеренная отдельно для старшей группы токов. На рис. 14 и 15 приведены соответственно интегральные нелинейности. По приведенным данным можно сделать вывод, что основной вклад в общую интегральную нелинейность делает старшая группа токов.
: (((—д ( "/по + И 1 &&*' ?гввиК
Рис. 15. Интегральная нелинейность на выходе ЦАП для средней группы токов
Заключение
* Показана эффективность комбинированного способа построения матрицы токов ЦАП. Формирование структуры матрицы токов путем разбиения входного кода на группы значительно упрощает реализацию цифро-аналогового преобразователя.
* Приведена схема источника опорного напряжения с использованием биполярных транзисторов pnp типа с коллектором на подложке, позволяющая реализовать её по типовому КМОП процессу за счёт того, что коллекторы всех pnp-транзисторов соединены с землей.
* Представлена схема формирования заниженного напряжения управления ключевыми транзисторами, что значительно уменьшает переходные процессы при переключениях.
* Разработана методика коррекции линейности характеристик ЦАП, что позволяет улучшить значение интегральной нелинейности, в частности, при начальной нелинейности 15 LSB и шаге подстройки старшей группы токов 0.2% конечная нелинейность составила 1.5 LSB.
Рис. 16. Интегральная нелинейность на выходе ЦАП для старшей группы токов
* В работе решены основные схемотехнические проблемы ЦАП, что позволяет использовать приведённые результаты при новых разработках быстродействующих ЦАП высокой разрядности.
* Результаты исследований реализованы в первых отечественных быстродействующих ЦАП данной серии, выпущенных в 2009г. ЦАП выполнены по КМОП технологии с проектными нормами 0.35 мкм XH035.
Литература
1. Микросхемы АЦП и ЦАП. Справочник, Додэка. Москва. 2005.
2. В. Авербух, Прецизионные источники опорного напряжения, параметры и особенности применения. Институт метрологической службы Госстандарта России.
3. Г. И. Пухальский, Т. Я. Новосельцева, Проектирование дискретных устройств на интегральных микросхемах.- М.:Радио и связь, 1990.
4. А.В. Быков, А.И. Мушта. Методика измерения параметров субмикронных цифро-аналоговых преобразователей (ЦАП) при проектировании в автоматизированных средах. / Вестник Воронежского государственного технического университета, том 3, №4, 2007
Воронежский государственный технический университет
CIRCUITRY SINGULARITIES OF 14-DIGIT HIGH-SPEED DIGITAL-TO-ANALOG CODERS ON SOURCES OF A CURRENT OF SERIES К1273 IN CMOS OF TECHNOLOGY WITH
SUBMICRONIC DESIGN NORMS
D.E. Gorbunov, A.I. Mushta
In operation the main circuitry problems of a digital-to-analog coder on current sources are solved. The technique of correction of linearity of characteristics of a digital-to-analog coder is developed
Key words: digital-to-analog converter, source of reference voltage of bandgap, current switch
