CC BY
53
УДК 621.3.049.77
ПРОЕКТИРОВАНИЕ И РАЗРАБОТКА ТЕСТОВОГО КРИСТАЛЛА БЫСТРОДЕЙСТВУЮЩЕГО ВЫСОКОРАЗРЯДНОГО ЦАП С СУБМИКРОННЫМИ
ТОПОЛОГИЧЕСКИМИ НОРМАМИ
Д.Е. Г орбунов
Спроектирован, изготовлен и протестирован тестовый кристалл быстродействующего высокоразрядного ЦАП в субмикронном технологическом базисе
Ключевые слова: топология, подстройка
Постановка задачи. Важнейшим этапом разработки интегральной микросхемы, предшествующим получению управляющей информации для изготовления схемы в “кремнии”, является проектирование топологии. Проектирование топологии аналоговой схемы, без использования готовых IP блоков (от англ. Intellectual Property - интеллектуальный продукт) является не тривиальной задачей, поскольку требует топологического проектирования в ручном режиме.
Реализация задачи. Основой для разработки топологии ИМС являются электрическая схема, требования к электрическим параметрам и к параметрам активных и пассивных элементов, конструктивно-технологические требования и ограничения. Как правило стратегией, которой придерживаются при проектировании топологии является минимальная занимаемая площадь на кристалле, поскольку она в конечном счете определяет стоимость ИМС и ее быстродействие.
Правилом хорошего тона при проектировании топологии является физическая группировка электрических компонентов схемы по выполняемой функции[1]. Ранее при ручном и полуавтоматическом режимах проектирования ИМС этого правила придерживались практически все разработчики. На сегодняшний день с ростом уровня абстракции, разработчики цифровых схем зачастую даже не задумываются об этой особенности. Однако при проектировании аналоговых блоков физическая группировка электрических компонентов схемы в законченный топологический блок позволяет уменьшить нежелательное влияние “соседних” компонентов схемы на разрабатываемый блок, а также улучшить параметры (дифференциальные каскады).
Проектирование топологии ЦАП было выполнено для технологии (по технологическим нормам) XH035 (Xfab германия) с 0.35 мкм проектными нормами и тремя уровнями металлизации. Проектирование топологии проводилось с использованием программ Virtuoso Layout из пакета Cadence.
Горбунов Денис Евгеньевич - ВГТУ, аспирант, тел. 89081300152
В каждой схеме можно выделить основной блок, “вокруг” которого строится вся схема. В схеме ЦАП с токовым выходом таким блоком является матрица источников тока [2]. Старшие токи в матрице токов формируются с помощью р-канальных МОП транзисторов, имеющих значительную ширину. Для уменьшения влияния технологического разброса параметров, а также для обеспечения масштабируемости тока в направлении младших разрядов. Транзисторы старшей группы токовой матрицы выполнены в виде параллельного включения составных транзисторов. Для уменьшения влияния технологической неравномерности концентрации примесей в активных структурах транзисторы, входящие в состав одного большого транзистора, распределены по всей площади блока токовой матрицы. Транзисторы средней группы имеют ширину, равную двум элементам составного транзистора старшей группы. Топологически они располагаются рядом, но при этом транзисторы соседних разрядов распределены по площади матрицы, что обусловлено теми же причинами. Транзисторы младшей группы ввиду их малого относительного размера располагаются обычным способом. Все остальные функциональные блоки формируются вокруг токовой матрицы, их размеры корректируются по размерам матрицы.
Топология источника опорного напряжения также выполнена из соображений компактности. Для дифференциальных каскадов, содержащихся в схеме источника опорного напряжения и управляющего усилителя, соблюдены требования симметрии, что положительно отражается на их динамических характеристиках. Резисторы, входящие в схему источника опорного напряжения, выполнены составными, что обусловлено значительным влиянием их параметров на стабильность и величину опорного напряжения, кроме того, введены дополнительные закороченные сопротивления. Что обусловлено уменьшением затрат на изготовление фотошаблонов при возможном несоответствии параметров опорного напряжения и необходимостью увеличения сопротивления. В данном случае потребуется коррекция только одного фотошаблона -слоя 1 металла, в котором выполнены закорачивающие перемычки.
Топология блока ПЗУ коррекции нелинейности [3] выполнена в виде отдельного блока. Схема и топология однобитной ячейки ПЗУ коррекции приведены на рис. 1 и рис.2.
Рис. 2. Топология однобитной ячейки ПЗУ
На рис. 3 и рис. 4 приведены план размещения блоков разработанного тестового (макетного) кристалла и топология соответственно. Как видно размер блока ПЗУ соизмерим с размером самого ЦАП. Однако экономиче-
ский эффект от его использования, как показывает практика, превосходит затраты. Размер тестового кристалла составил 2.4x2.4мм.
Результаты измерения макетных образцов ЦАП
№п.п Наименование параметра Макетный Норма
Режим измерения образец Т °С
1 Интегральная нелинейность, ЕМР < /±5.0/
Упусс= Уусс =3.0В, 25 25°С
1ои1&=20тА 32 85°С
21 60°С
2 Дифференциальная нелинейность, ЕМР < /±3.0/
2.9 25°С
4.12 85°С
-2.442 60°С
3 Погрешность коэффициента усиления ,% от пол- >-0.5
ной шкал, ОЕ.Упусс= Уусс = 3.6В, 1ои4£=20тА < 0.5
0.010349 % 25°С
0.016095 % 85°С
0.056185 % 60°С
4 Погрешность смещения ,% от полной шкал, ОЕ >-0/02
УПУсс= УУсс = 3.6В, 1о*6=20тА < 0.02
0.000017 % 25°С
0.00069 % 85°С
0.000007 % 60°С
5 Выходное опорное напряжение, В >1.14
Упусс= уусс = 3.6В 1о^=20тА < 1.26
1.1823 25°С
1.1818 V 85°С
1.1937 V 60°С
6 Входной ток высокого уровня на цифровых вхо- 4.6501 пА < 10
дах, мкА 4.6501 пА 25°С
Упусс= уусс = 3.6В 1о^=20тА 1.3129 иА 85°С
60°С
7 Входной ток низкого уровня на цифровых входах, < /-10/
мкА -208.2018 пА 25°С
Упусс= уусс = 1о*6=20тА -270.8379 пА 85°С
-333.4740 пА 60°С
8 Ток потребления по выводу П Усс, мА 31.5902 тА < 40 мА
УПУсс= УУсс = 3.6В, 1ой£;=20тА 31.8350 тА 25°С
32.1410 тА 85°С
60°С
9 Ток потребления по выводу Усс, мА < 10 мА
УПУсс= УУсс = 3.6В, 1о*6=20тА 1.1092 тА 25°С
1.1301 тА 85°С
1.0599 тА 60°С
10 Общие гармонические искажения , дБ < -77
Упусс= УУсс = 3.6В, 1ой£;=20тА 6 -5 25°С
-57.1 85°С
-56.2 60°С
Была подготовлена управляющая информация для изготовления тестовых (макетных) кристаллов и передана на фабрику для изготовления.
Готовые кристаллы были разварены в 28 выводной корпус 4119.28-1 и переданы на измерение. Исследования проводились в диапазоне температур -60°С --- +85°С и включали в себя:
- контроль статических параметров;
- контроль линейности характеристики ЦАП;
- контроль параметров переменного тока ЦАП.
Результаты измерений и нормы электропараметров[4] приведены в таблице.
Функциональный контроль показал, что в диапазоне питающих напряжений (2.7 - 3.6) V тестовые образцы работают во всех режимах. Контроль статических параметров выявил следующие недостатки:
- дифференциальная нелинейность скорректированных кристаллов составила 4.12 Ь8Б.
- интегральная нелинейность скорректированных кристаллов составила 32 Ь8Б.
Причиной нелинейности послужил технологический разброс параметров транзисторов токовой матрицы. После проведения коррекции величина интегральной и дифференциальной нелинейностей уменьшилась соответственно до 0.7 Ь8Б и 1 Ь8Б.
Рис. 3. План размещения блоков разработанного тестового кристалла
Рис. 4. Топология тестового кристалла
Заключение.
*Разработанный тестовый кристалл быстродействующего ЦАП с токовым выходом полностью удовлетворил параметрам технического задания.
*Результаты исследования реализованы в первых отечественных быстродействующих ЦАП высокой разрядности, выпущенных в 2009 г.
Литература
1. Рабаи. Ж. Цифровые интегральные схемы. Методология проектирования. Вильямс. Москва. 2007
2. Схемотехнические особенности 14-разрядных быстродействующих цап на источниках тока серии к1273 в кмоп технологии с субмикронными проектными нормами. Вестник ВГТУ. Том 7, №7, 2011.
3. Методика внутренней коррекции параметров ЦАП. Вестник ВГТУ. Том 7, №11, 2011.
4. 1273ПА7Т Техническое описание.Воронежский государственный технический университет
DESIGNING AND WORKING OUT OF A TEST CRYSTAL HIGH-FREQUENCY MULTIBIT DAC WITH SUBMICRONIC TOPOLOGICAL STANDARDS
D.E. Gorbunov
The test crystal rapid-transfer multibit DAC in submicron technological basis is designed, made and tested Key words: topology, adjust
