CC BY
92
НА УЧНЫЙ ВЕСТНИК МГТУ ГА сер. Радиофизика и радиотехника
УДК 621.391.372
Практическая реализация алгоритма верификации результатов поиска шумоподобных сигналов
А.В. ЧЕРНЫШ
Статья представлена доктором технических наук, профессором Шахтариным Б.И.
В данной статье рассматриваются основные аспекты практической реализации системы предварительной синхронизации широкополосных сигналов (ШПС), основанного на верификации (проверке) результатов поиска ШПС. В работе исследованы особенности реализации данного алгоритма для цифровой обработки, а также приведены примеры схемотехники ряда узлов системы верификации, которые могут быть легко перенесены на современные платформы, к примеру - ASIC или ПЛИС.
ВВЕДЕНИЕ
В настоящее время в большом количестве разработок для систем беспроводной передачи информации применяются шумоподобные или, как их ещё называют, широкополосные сигналы (ШПС). Существуют различные способы формирования ШПС, один из них - на основании свёртки потока данных с псевдослучайной последовательностью (ПСП). Подробное описание ШПС и методов их формирования можно найти в [2-4,7,8]. Известно [1-4], что для выделения информации из принятого ШПС необходимо обладать точной синхронизированной копией ПСП, которую передатчик использовал для формирования сигнала. Для этого необходимо устранить неопределённость по времени задержки ШПС (осуществить поиск по времени), вызванную неопределённостью в расстоянии между передатчиком и приёмником. Для достижения точной синхронизации по окончании поиска начинается процесс слежения за задержкой. Таким образом, поиск можно рассматривать как этап грубой синхронизации, результатом которого является введение рассогласования по времени в раскрыв дискриминационной характеристики системы слежения.
ОПИСАНИЕ АЛГОРИТМА
Алгоритм, реализация которого рассматривается в данной статье, предложен и подробным образом описан в [9], поэтому здесь следует отметить лишь наиболее важные его особенности. В [9] рассмотрен алгоритм, позволяющий произвести верификацию результатов поиска ШПС (установления грубой синхронизации между принятой и опорной псевдослучайной последовательностями - ПСП), основанный на механизме появления на центральном пике АКФ ПСП нескольких точек [2, 9], в которых может произойти завершение поиска. Процедура верификации заключается в анализе в течение времени T двух ячеек, граничащих с той, в которой произошло превышение порога. Иначе говоря, осуществляется корреляционная обработка принятого
t t
сигнала в ячейках, сдвинутых на и + относительно ячейки, в которой произошло превышение порога (обработка может производиться параллельно или последовательно, tc - длина
элементарного сигнала ПСП). Далее, если хотя бы в одной из этих двух ячеек наблюдается превышение порога, выносится решение об успешном завершении поиска. В противном случае поиск продолжается с той ячейки, на которой был приостановлен. Таким образом, решение по окончании этапа верификации является мажоритарным. Следует отметить, что процедура поиска для ШПС с большой базой является весьма трудоёмкой, требует много времени и существенных аппаратных затрат. В свою очередь, поиск, завершившийся ошибкой, приводит к повторному анализу всей области неопределённости, что вызывает значительные потери во вре-
мени. Таким образом, весьма актуальной является задача создания быстрых алгоритмов поиска, а также алгоритмов, позволяющих при сравнительно небольших аппаратных затратах достичь желаемого уровня вероятности успешного завершения поиска. На рис. 1 представлена структурная схема системы циклического поиска с блоками верификации и непрерывного контроля. ГПСП - генератор опорной ПСП. В данной статье за основу взята простая циклическая процедура поиска, подробно описанная в [1-4]. Непрерывный контроль синхронизации применяется для своевременного определения срыва синхронизма и может осуществляться согласно любому из приведённых в [3,4] способов. Работа этого блока рассматриваться не будет.
Рис. 1. Структурная схема системы циклического поиска с блоками верификации и непрерывного контроля
Предварительная верификация снижает вероятность ошибочного окончания поиска, что, в свою очередь, позволяет избежать существенных временных потерь (время, необходимое на определение того, что поиск закончился ложной тревогой, может быть весьма большим) а также обладает рядом других преимуществ. На рис. 2 показана структурная схема блока верификации. Рассматриваемый алгоритм [9] позволяет производить анализ ячеек, граничащих с той, в которой произошло превышение порога, как одновременно, так и поочерёдно. На рис. 2 представлена схема, производящая параллельный анализ.
Принятый
сигнал
2
А
2
П
П
Управляющие сигналь на схему слежения и блок непрерывного контроля синхронизации
т
0
т
0
Рис.2. Структурная схема системы верификации
Следует отметить, что при уменьшении шага анализа (увеличении количества ячеек неопределенности) происходит увеличение числа точек, попадающих на центральный пик АКФ ПСП, что позволяет принимать решение с большей достоверностью, но с большими аппаратными затратами. Это связано с тем, что для параллельного анализа потребуется большее количество каналов.
В [1,3,4,8] подробно описано функционирование системы слежения за задержкой для точной синхронизации ШПС. Исходя из этого, а также, учитывая структуру блока непрерывного контроля, можно прийти к выводу, что по своей архитектуре блоки слежения, верификации, непрерывного контроля и поиска весьма схожи, что позволяет сделать вывод о возможности совместного использовании их аппаратных ресурсов. Следует отметить, что блок верификации не требует больших аппаратных затрат. В ходе верификации поиск приостанавливается, а системы слежения и непрерывного контроля ещё не задействованы, это позволяет использовать аппаратные ресурсы данных систем для процедуры верификации.
РЕАЛИЗАЦИЯ ЛГОРИТМА ВЕРИФИКАЦИИ
В настоящее время, практически вся обработка сигналов в системах связи осуществляется в цифровом виде, поэтому в данной статье будет рассматриваться именно цифровая реализация алгоритма верификации, которая может быть осуществлена на современных средствах цифровой обработки сигналов, таких как СБИС и сигнальные процессоры. Рассмотрим поочерёдно все блоки системы верификации и примеры их реализации.
Существует большое количество реализаций ГПСП, и нет необходимости описывать каждый из них. Для данного исследования весьма показательным будет пример ГПСП на основе сдвиговых регистров, который, является наиболее широко используемым типом генераторов. Рассмотрим рекуррентное соотношение
n
h0gi = Zhkg-k . 0)
k=1
Для бинарных систем коэффициенты hk и gk принимают значения {0,1} и обозначают наличие обратных связей в схеме ГПСП. Решением этого уравнения является последовательность g0,g1,g2 ••• Соотношение (1) определяет правило вычисления gk по известным членам последовательности g0,g1,g2...gk-1. Уравнение (1) описывает двоичную ПСП на выходе сдвигового
регистра с обратными связями. Период последовательности, полученной таким способом, определяется, исходя из соотношения
L = 2n -1, (2)
где n - разрядность регистра.
Генератор ПСП также принято описывать порождающим многочленом вида
f (X) = h0x" + h1x"~1 + ... + hn-1x + hn. (3)
Последовательность gk будет являться последовательностью максимальной длины (её длина будет равна L ) для данного значения n только в том случае, если полином f ( x) является неприводимым относительно полинома xn -1 .
На рис. 3 представлен пример такого ГПСП. Знак © обозначает сложение по модулю 2 - XOR.
Сдвиговый регистр на рис. 3 состоит из n триггеров - 1,2,3, ...,n-1,n. Каждый триггер имеет вход сброса и установки (reset, set) для загрузки в ГПСП начального значения (подаются с блока управления в соответствии с требуемой ПСП), вход и выход данных (din, d_out), при помощи которых осуществляется сдвиг содержимого регистра, причём на вход триггера 2 подаётся
выходной сигнал с триггера 1, на вход триггера 3 - выходной сигнал триггера 2 и т.д. На вход
триггера 1 подаётся выходной сигнал элемента XOR. Также на каждый триггер приходит тактирующий сигнал (clk), максимальный период которого не должен превышать шаг перестройки tc
фазы ПСП ( — ), и сигнал разрешения работы (enable), при помощи которого блок управления
может манипулировать фазой опорной ПСП. Установив этот сигнал в неактивный уровень на время, равное периоду тактового сигнала, можно «пропустить» один фронт тактового сигнала, что, в свою очередь, задержит изменение содержимого ГПСП на 1 такт.
Рис3. Генератор ПСП на основе сдвигового регистра
Как уже было отмечено, в ходе процедуры верификации необходимо исследовать ячейки, граничащие с той, в которой произошло превышение порога. Эту задачу можно выполнить, применяя один ГПСП. Предположим, что произошло превышение порога для некоторой фазы ПСП (ПСП снимается с выхода триггера п). Теперь, чтобы получить ПСП, запаздывающую относительно начальной на ^, необходимо приостановить работу регистра на 1 такт и на выходе
триггера п получим ПСП с новой фазой. ПСП, опережающая по фазе начальную, может быть получена с выхода триггера п-2.
В случае если ПСП представляет собой набор антиподных импульсов {-1;1}, устройства, осуществляющие перемножение входной и опорной ПСП представляют собой простые знаковые умножители, которые не сложно реализовать на современной базе цифровой обработки сигналов (ЦОС). Зачастую такие блоки являются библиотечными элементами и способны функционировать на значениях тактовой частоты до 400 МГ ц. Если же ПСП представлена двоичной последовательностью {0;1}, то блок умножения можно заменить сложением по модулю 2 (ХОЯ). Выход элемента ХОЯ необходимо проинвертировать, так как в случае синхронизма, все элемента принятой и опорной ПСП будут совпадать, и выход ХОЯ будет постоянно нулевым. Инверсия этого сигнала позволит осуществлять в интеграторе накопление импульсов, количество которых будет равно количеству совпавших импульсов в принятой и опорной ПСП.
Операция интегрирования в цифровых системах осуществляется путём сложения с накоплением и может быть реализована в виде сумматора и регистра (ЯО) - рис. 4.
Управление накоплением осуществляется через регистр путём его сброса через заданные интервалы времени, равные длительности анализа Т одной ячейки неопределённости. В случае, когда ГПСП представляет собой сдвиговый регистр и поток данных - однобитный, рассматриваемая операция может осуществляться при помощи счётчика, который также будет обнуляться через заданные интервалы Т (одновременно с изменением фазы ПСП), если не произошло превышение порога.
Пороговое устройство представляет собой обыкновенный компаратор, опорное значение П в который загружается с блока управления и, также как и Т, определяется исходя из требуемых вероятностей ложной тревоги и пропуска. В случае, когда суммирование с накоплением осуществляется при помощи счётчика, можно загружать значение ненормированного порога П в счётчик (который должен быть реверсивным) и вести счёт в обратном направлении. Таким образом, если выходы счётчика обнулятся, можно будет говорить о превышении порога сравнения. Это позволит уйти от использования компаратора. Если же через заданный интервал времени Т не произошло обнуление выходов счётчика, блок управления осуществляет повторную загрузку значения П с одновременным перестроением фазы опорной ПСП.
RG
Рис. 4. Сумматор с накопителем
Наконец рассмотрим принцип функционирования блока управления. Данное устройство является наиболее сложным в предложенной схеме, так как оно должно контролировать и изменять все параметры поиска, осуществлять синхронизацию всех процессов в схеме. Более того, функционирование этого устройства будет затрагивать не только этап верификации, но и этап поиска, слежения и непрерывного контроля. Как было отмечено выше, параметры T и П вычисляются, исходя из требуемых значений вероятностей ложной тревоги и пропуска. Однако в реальном устройстве схема вычисления может оказаться весьма ресурсоёмкой, что позволяет сделать вывод о целесообразности занесения значений этих параметров в память (ПЗУ или ОЗУ). Современные средства ЦОС включают в себя достаточно объёмные блоки памяти. Кроме того, согласно предложенному алгоритму [9], блок управления должен отслеживать положение ячейки неопределённости, в которой наблюдался максимальный отклик коррелятора, для того чтобы передать значение фазы ПСП, которое соответствует данной ячейки на схему слежения. Этого можно дробится, если занести значение на выходе коррелятора и номер триггера, соответствующий ему в регистровую память. Это позволяет повысить вероятность так называемого процесса handshake.
На рис. 5 представлена структурная схема блока управления. Внешние управляющие сигналы - сигналы общего сброса, загрузки памяти (RAM), выбор параметров поиска и верификации (подаются на все блоки). Сигналы g1, g2, g3 - выходы ГПСП с триггеров n-2, n-1 и n соответственно; p1, p2 и p3 - отклики корреляторов для трёх положений фазы ПСП. Отклик для каждой точки записывается в регистры (RG1, RG2, RG3) для последующего сравнения в компараторе (COMP), по результатам которого на блок слежения подаётся ПСП (PN), соответствующая максимальному отклику. Блок SYNC осуществляет синхронизацию всех процессов в схеме. Значение П загружается в пороговое устройство из памяти RAM. Счётчик CNT получает значение длительности интервала обработки ячейки неопределённости T из памяти и, достигнув этого значения, обновляет параметры верификации (сигнал clear). Блок PN_gen control осуществляет управление генератором ПСП.
Предложенный в [9] алгоритм может быть довольно просто реализован на современной базе ЦОС, такой как сигнальные процессоры, ПЛИС или ASIC. Зачастую, при реализации системы верификации, можно применять типовые библиотечные блоки и элементы. Также следует отметить, что современная элементная база позволяет реализовать такое устройство на тактовой частоте, превышающей 200 МГц (к примеру ПЛИС фирмы Xilinx Virtex IV позволяет реализовывать умножители, сумматоры и счётчики для тактовой частоты около 400 МГц). Таким образом, максимальная скорость ПСП может достигать 100 Мбит/с, что позволяет делать вывод об актуальности данного алгоритма в условиях современных быстрорастущих требований по максимизации быстродействия и пропускной способности, а также минимизации аппаратных затрат.
ЗАКЛЮЧЕНИЕ
Внешние
Рис. 5. Структурная схема блока управления
ЛИТЕРАТУРА
1.Журавлёв В.И.. Поиск и синхронизация в широкополосных системах. М.: Радио и связь, 1986.
2.Борисов В.И., Зинчук В.М., Лимарев А.Е. и др. Помехозащищённость систем радиосвязи с расширением спектра сигналов модуляцией несущей псевдослучайной последовательностью. М.: Радио и связь, 2003.
3.Holmes Jack K.. Coherent spread spectrum systems. N.Y.: John Wiley & Sons, 1982.
4.Simon M.K., Omura J.K., Scholtz R.A., Levitt B.K. Spread spectrum communications. Rockville: Computer Science Press, 1985.
5.Farhad Hemmati, D.L. Shilling. Upper bounds on the partial correlation of PN sequences // IEEE Trans. Com. V.COM-31, № 7, 1983.
6.Polydoros A., Weber C.L. A unified approach to serial search spread-spectrum code acquisition. Part I: General theory // IEEE Trans. Com. V.COM-32, № 5, 1984.
7.Пестряков В.Б., Афанасьев В.П., Гурвиц В.Л. и др. Шумоподобные сигналы в системах передачи информации. М.: Советское радио, 1973.
8.Скляр Б. Цифровая связь. Теоретические основы и практическое применение / Пер. с англ. А.В. Назаренко. М.: Вильямс, 2003.
9.Шахтарин Б.И., Черныш А.В. Алгоритм верификации результатов поиска шумоподобных сигналов // Вестник МГТУ им. Н.Э. Баумана, № 4, 2005.
A.V. Chernych
Practical realization of algorithm of results verification of noise-type signals search
In given paper there are considered fundamental aspects of practical realization of system of pre-synchronization of broadband signals based on verification of search results of broadband signal. There were investigated features of realization of this algorithm for digital processing. The examples of some units of verification system were given. They can be used with modern level, for example, with ASIC or EPLD.
Сведения об авторе
Черныш Александр Викторович, 1982 г.р., окончил МГТУ им. Баумана (2006), аспирант кафедры автономных информационных и управляющих систем, автор 3 научных работ, область научных интересов - формирование и поиск широкополосных сигналов.
