Новый зарядовый усилитель считывания Текст научной статьи по специальности «Электротехника, электронная техника, информационные технологии»

УДК 004.332.34

М.А. Дунаева

Samsung Electronics, Republic of Korea Новый зарядовый усилитель считывания

В данной работе представлен новый зарядовый усилитель считывания (Novel Charge Transfer Sense Amplifier), принцип действия которого основан на перераспределении заряда с высокоёмкостных битовых линий на низкоёмкостные узлы защелки. Также описываются два усилителя считывания, послуживших прототипом новому усилителю считывания. Проводится сравнение влияния разброса параметров транзисторов и ёмкостей битовых линий на его работу.

Ключевые слова: усилитель, усилитель считывания, дифференциальный усилитель, зарядовый усилитель считывания, ОЗУ, память, системы памяти, цепь считывания.

Введение. Усилители считывания, принцип работы которых основан на улавливании разности напряжений в узлах усилителя (Voltage Sense Amplifiers), широко используются в цепях считывания оперативных запоминающих устройств (SRAM). Недостатком усилителей напряжения является зависимость их работоспособности от дисбаланса таких параметров парных транзисторов, как пороговое напряжение и длина канала. Альтернативой подобным усилителям считывания являются зарядовые усилители считывания (Charge Transfer Sense Amplifier). Далее будут описаны два известных усилителя считывания, а также новый усилитель считывания (Novel Charge Transfer Sense Amplifier).

VDD VDD

Первый из описываемых зарядовый усилитель считывания [1] изображен на рис. 1, его принцип работы основан на передаче заряда с битовых линий 12 и 10 на узлы 38 и 40. Как правило, перенос заряда в конечном итоге приводит к изменению полярности разницы напряжения между входными узлами 20 и 22. То есть, если предположить, что напряжение входного узла 20 было изначально выше, чем напряжение входного узла 22, напряжение входного узла 20 в конечном состоянии меньше, чем напряжение входного узла 22. Заряд, который изначально находится на битовой линии 12, перераспределяется между битовой линией 12, с одной стороны, и ёмкостями усилителя считывания, например ёмкостью выходного узла 38, с другой стороны. МОП 32 отключен в начале процесса, с тем чтобы значительно уменьшить потери заряда на битовой линии 10, в результате чего напряжение входного узла 22, по существу, то же, что было раньше. При необходимости выходные узлы 38 и 40 подключают к соответствующим буферам (не показаны), например к КМОП-инвер-торам, чтобы восстановить чистоту сигнала.

Наиболее близким к новому усилителю считывания является зарядовый усилитель считывания (CTSA — charge transfer sense amplifier) [2].

Принцип работы CTSA (рис. 2) основан на перераспределении заряда с высокоёмкостных битовых линий на низкоёмкостные узлы Sa и Sa#. Такое перераспределение заряда приводит к высокой скорости работы и низкому «проседанию» битовых линий. Усилитель считывания (рис. 2) использует три уровня напряжений. Первый уровень напряжения VDD (провод 302), а второй — VSS (провод 304), где VSS < VDD. Цепь генерации базового напряжения 306 подает базовое напряжение Vb на затвор p МОП, где VSS < Vb < (VDD -|Vth|) и где Vth является пороговым напряжения рМОП 308 и 310. Для того чтобы выбрать нужную ячейку, линию 344 (сигнал выбора колонки) заряжают низким уровнем напряжения LOW и включают транзисторы 346 и 348, при этом подключают выбранные ячей-

ки памяти к усилителю считывания. Во время фазы предзаряда на линию pre-charge 326 подают низкий уровень напряжения, при этом p МОП 328, 330 и 332 включены, и битовые линии 340 и 342 предзаряжаются высоким уровнем. На этапе оценки на линию pre-charge подают высокий уровень напряжения, а на Column-select — низкий. CTSA включён низким уровнем на линии Enable. Предположим, что на битовую линию Bitline# подано низкое напряжение. Поскольку напряжение Bitline# находится вблизи Vb + |Vth |, 310 находится в предпороговом режиме работы, что предотвращает заряд выходного узла Sa#. Однако напряжение на другой битовой линии Bitline по-прежнему остаётся высоким и заряжает выходной узел Sa высоким уровнем напряжения. Первоначально n МОП-пара 314 и 318 помогает в предотвращении типичного шума, а затем помогает в фиксации значения усиленного напряжения.

¿¡Ь перезаряжены высоким уровнем напряжения, а линии уЬ1, уЬ2 перезаряжены низким уровнем напряжения.

OUT# OUT

Рис. 2. Зарядовый усилитель считывания [2]

Принцип работы нового усилителя считывания. Задачей работы являлось создание зарядового усилителя считывания с увеличенной скоростью срабатывания, увеличенным процентом выхода годных изделий и меньшей стоимостью.

Новый зарядовый усилитель считывания работает в три этапа (рис. 3). На первом этапе на линию read подается высокий уровень напряжения, на линию pch — низкий уровень напряжения и на линию saen — высокий уровень напряжения. Проходные p МОП МР5 и MP4 закрыты. MP6, MP7 и MP8 открыты. MN28 и MN27 открыты. MP23, МР24, MP25 и MP26 закрыты. Линии bl, lbl, dl,

Рис. 3. Новый зарядовый усилитель считывания

На втором этапе на линию read подается низкий уровень, а на линии pch и saen — высокий. MP6, MP7 и MP8 закрыты. Проходные p МОП МР5 и MP4 открыты. Начинается чтение, при этом напряжение на битовой линии начинает падать. Предположим, что считывается 1 (высокий уровень), ток на dl — idi, ток на dlb — idib, где \idi\ < \idib|. Устройства MP25 и MP26 работают как ёмкости и разряжаются токами idi и idib.

На третьем этапе на линии read остаётся низкий уровень напряжения, линия pch находится на высоком уровне, на линию saen подается низкий уровень напряжения. Устройства MP23 и МР24 открыты. Устройства MN27 и MN28 закрыты. Токи на линии dl и dlb меняют направление и значения \idi\ > \idib\. Эта разница токов формирует заряд в узлах vb1 и vb2. Также она помогает «защелкнуть» верный результат благодаря разнице токов через устройства MP23 и МР24. Результат записывается с помощью транзисторов MN15 и MN14. Важным фактом является то, что устройства MP25 и MP26 дольше, чем MP23 и MP24, остаются в режиме насыщения. Это значит, что ток через них не зависит от напряжения в узлах vb1 и vb2, что помогает в случае дисбаланса транзисторов защелки.

LVT-транзисторы MP23 и MP24 увеличивают ток разряда MP25 и MP26. Фактически в начале третий стадии токи разряда MP25 и MP26 текут через MP23 и MP24. MP25 и MP26 открываются позже. В то же время вклад дисбаланса пороговых напряжений LVT-транзисторов меньше:

ip = Kp(Vdi - Vth)2/2,

где ip — ток через p МОП, Vdi — напряжение на линии dl, Vth — пороговое напряжение, Kp — коэффициент, равный ^Со£w, ¡і — подвижность, Сох — ёмкость оксида, W — ширина затвора, L — длина

канала:

dip

dip

d(v^fW(Vdl-Vthy

dW dL

W

2dVt

th

L Vdi — Vth

Чем меньше Т4;Ь) тем меньше •

Таким образом, если убрать НУТ-транзисторы МР25 и МР26, то это приведёт к большей чувствительности усилителя и к дисбалансу в защелке. Если убрать LVT-транзисторы МР23 и МР24, это приведёт к большей чувствительности усилителя и к дисбалансу параметров НУТ-транзисторов МР25 и МР26.

Рис. 4

Заметим, что не последнюю роль в работе нового зарядового усилителя считывания играет ширина затвора НУТ-транзисторов МР25 и МР26. Сразу после переключения яаеп в 0 плечо усилителя считывания может быть представлено в виде схемы на рис. 4. Для токов і, і\, і2 и зарядов д, д2 можно записать следующую систему уравнений:

т + ci + ci = Усс’ "і = сГ-І1 + І2 = І.

(1)

После преобразования Лапласа и подстановки начальных значений заряда получаем

г0,\8 + гСгУ 55 = ^г-,

Яг + ^2 = Я;

Q2 =

Vcc • Ci ^RiCi + + s'j

(s — a)(s — b)

где обозначенные заглавными буквами величины являются образами соответствующих величин в (1), а а и Ь равны

1 1

RC~2 +^C~i

±

(вЬі + ШІ + ibl

rRCі C2 •

Применив следствие теоремы о вычетах, име-

ем

Q2 =

Усс • Сг

RC

+ ---Ь Ь

1 Rc2

(s — a)

(S — Ь)

И после обратного преобразования Лапласа для заряда д2 получаем значение

52 =

Vcc • Ci

a +

1

(a — b) W rC1

И далее для тока i имеем

at

Vcc-Сг (а + ^) (ь+^)

(ebt — eat).

ab

Наиболее выраженный скачек тока i будет при минимальном по модулю значении b, то есть в случае R ^ r, C1 ^ C2, при использовании мощных транзисторов MP25 и MP26.

Результаты моделирования. Усилители считывания были исследованы с помощью программы статистического анализа (Monte Carlo analysis). Для этого на вход программы статистического анализа подавался список соединений транзисторов усилителя считывания. Программа статистического анализа вычисляет разброс входных параметров с заданным средним значением и среднестатистическим отклонением. С каждым значением из вычисленного набора значений параметра запускается программа моделирования, проводит заданные пользователем измерения. На рис. 5 показаны 2 полных цикла работы нового усилителя считывания. В первом цикле считывается 1 (напряжение на bl Vcc =1,2 В, напряжение на blb Vcc — S = 1,1 В). Во втором цикле считывается 0 (напряжение на bl Vcc — S = 1,1 В, напряжение на blb Vcc = 1,2 В). Выходной сигнал усилителя (out и outb) инвертирован.

Примеры неправильного срабатывания усилителя считывания приведены на рис. 6.

Также проводилось сравнение потребления тока тремя представленными усилителями считывания быстроты срабатывания (скорость срабатывания оценивалась как задержка между стробом усилителя считывания и выходным сигналом).

Заключение. По сравнению с новым усилителем считывания зарядовый усилитель считывания [1] имеет недостаточно высокую скорость срабатывания. Например, реализованный на технологии 65 нм, он показывает задержку 84 пкс вывода

p

p

p

2

1

bt

после включения сигнал sense enable. При этом новый усилитель считывания показывает задержку 43 пкс при тех же условиях (все три усилителя считывания оптимизировались по максимальному выходу годных). Разница процента выхода годных обоих усилителей считывания оказалась порядка погрешности (рис. 7).

Недостаток усилителя [2] заключается в сложности его конструкции вследствие использования дополнительного уровня напряжения (Vb), что увеличивает стоимость усилителя, а также в недостаточно высокой скорости срабатывания (50 пкс против 43 пкс при тех же условиях) и низком проценте выхода годных. Зарядовый усилитель [2] показал 23% ошибок в результате считывания, тогда как новый усилитель считывания показывает 8% ошибок в результате считывания при IVbib — Vbi I = 50 мВ и 8% и 0,5% соответственно при IVbib — Vbi I = 90 мВ (рис. 7).

Влияние на работу усилителя считывания дисбаланса ДС-параметров цепи считывания исследовалось с помощью схемы, изображённой на рис. 8. В ходе эксперимента изменялись значения ёмкости Ci (С2) до появления ошибки считыва-

ния. Наиболее стабильной оказалась работа нового усилителя считывания, вплоть до разности ёмкостей 1 пкФ (при сопротивлении битовых линий 100 Ом). Два других усилителя считывания [1] и [2] выдавали верный результат до разности ёмкостей битовых линий 70 фФ -100 фФ.

В описанном выше варианте реализации усилителя считывания используют p МОП-устрой-ства MP25 и MP26 с высоким пороговым напряжением (W/L = 1,6 мкм/0,06 мкм), дру-

гие устройства, кроме выходных МОП в инверторах, — с низким пороговым напряжением (W/L = 0,42 мкм/0,06 мкм). Вместо проходных p МОП МР5 и MP4 может быть использован мультиплексор для выбора столбца памяти.

Литература

1. Ang M.A. Charge transfer sense amplifier. — US Patent 5.668.756. — 1997.

2. Sinha M., Hsu S., Alvandpour A., Burleson W, Krishnamurthy R., Borkar S. Highperformance and low-voltage sense-amplifier techniques for sub-90nm SRAM // Proceedings of IEEE Int. SOC Conference. — 2003. — P. 113-116.

Time (s)

Рис. 5. Пример двух циклов безошибочной работы усилителя считывания

Time (s)

Рис. 6. Пример двух циклов ошибочной работы усилителя считывания

60 70 80 90

|УЫЬ-УЫ|(тУ)

Рис. 7. Результаты статистического моделирования зарядовых усилителей считывания

Рис. 8. Схема для исследования влияния на работу усилителя считывания дисбаланса ДС-параметров цепи считывания

Поступила в редакцию 19.03.2010.