CC BY
43
УДК 004.332.34
КОМПАРАТОР НА ОСНОВЕ ЗАРЯДОВОГО УСИЛИТЕЛЯ СЧИТЫВАНИЯ
М. А ДУНАЕВА
Статья представлена доктором технических наук, профессором Плоткиным А.Л.
В работе представлен компаратор на основе нового зарядового усилителя считывания (Charge Transfer Sense Amplifier) для применения в АЦП. Приводится теоретическое исследование и результаты моделирования компаратора. Проводится исследование влияния разброса параметров транзисторов и емкостей битовых линий на работу компаратора.
Ключевые слова: компаратор, усилитель, усилитель считывания, дифференциальный усилитель, зарядовый усилитель считывания, АЦП.
Введение
Задачей работы являлось создание компаратора с увеличенной скоростью срабатывания, чувствительностью, увеличенным процентом выхода годных изделий и меньшей стоимостью.
Токовые усилители, а также усилители считывания, принцип работы которых основан на сравнении разности напряжений в узлах усилителя, широко используются в качестве компараторов. Недостатком усилителей напряжения является зависимость их работоспособности от дисбаланса таких параметров парных транзисторов, как пороговое напряжение и длина канала. При использовании токовых усилителей очевидны потери в потребляемой мощности. Альтернативой подобным усилителям считывания являются зарядовые усилители считывания. Описанный ниже усилитель считывания разрабатывался для применения в системах памяти и был выбран после сравнения его параметров работы с известными ранее зарядовыми усилителями считывания [1, 2].
Принцип работы нового усилителя считывания
Новый зарядовый усилитель считывания работает в три этапа (рис. 1). В скобках обозначены названия входов, используемые при применении усилителя в качестве компаратора. На первом этапе на линию выборки колонки подается высокий уровень напряжения, на линию предзаряда - низкий уровень напряжения, и на разрешающий вход - высокий уровень напряжения. Проходные рМОП МР5 и MP4 закрыты. MP6, MP7 и MP8 открыты. MN28 и MN27 открыты. MP23, МР24, MP25 и MP26 закрыты. Битовые линии и линии данных (dl и dlb) перезаряжены высоким уровнем напряжения, а линии vbl, vb2 перезаряжены низким уровнем напряжения.
На втором этапе на линию выборки колонки подается низкий уровень, а на линию предзаряда и разрешающий вход высокий MP6, MP7 и MP8 закрыты. Проходные рМОП МР5 и MP4 открыты. Начинается чтение, при этом напряжение на битовой линии начинает падать. Предположим, что считывается 1 (высокий уровень), ток на dl - idl, ток на dlb - idlb, где
\idl \ < \idlb |. Устройства MP25 и MP26 работают как емкости и разряжаются токами idl и idlb.
На третьем этапе на линии выборки колонки остается низкий уровень напряжения, линия предзаряда находится на высоком уровне, на разрешающий вход подается низкий уровень напряжения. Устройства MP23 и МР24 открыты. Устройства MN27 и MN28 закрыты. Токи на линии dl и dlb меняют направление и значения |idl | > \idlb |. Эта разница токов формирует заряд в узлах vbl и vb2. Также она помогает «защелкнуть» верный результат благодаря разнице токов
через устройства МР23 и МР24. Результат записывается с помощью транзисторов МШ5 и МШ4. Важным фактом является то, что устройства МР25 и МР26 дольше, чем МР23 и МР24 остаются в режиме насыщения. Это значит, что ток через них не зависит от напряжения в узлах уЬ1 и уЬ2, что помогает в случае дисбаланса транзисторов защелки.
(Входной) ґОпооньші
Е нто б ая линия Бит о е ал линия2
Рис.1. Зарядовый усилитель считывания
ЬУТ транзисторы МР23 и МР24 увеличивают ток разряда МР25 и МР26. Фактически, в начале третьей стадии токи разряда МР25 и МР26 текут через МР23 и МР24. МР25 и МР26 открываются позже. В то же время вклад дисбаланса пороговых напряжений ЬУТ транзисторов меньше.
>Р = КV -Ул)2/2,
где /- ток через рМОП; ¥са - напряжение на линии ё1; V л -пороговое напряжение; Кр -
тС Ж
коэффициент, равный ———; т - подвижность; Сох - емкость оксида; Ж - ширина затвора; Ь -
Ь
длина канала.
тсоЖ
л- а
лр
2Ь (Ул - 7л)2
І І
Р Р
V
йї.
Чем меньше УЛ, тем меньше
_ Ж _
_ Ж Ь 2йТЛ
Ул _ Гл'
2йУл
Ул _ V *
Таким образом, если убрать НУТ транзисторы МР25 и МР26, то это приведет к большей чувствительности усилителя к дисбалансу в защелке. Если убрать ЬУТ транзисторы МР23 и МР24, это приведет к большей чувствительности усилителя к дисбалансу параметров НУТ транзисторов МР25 и МР26.
Заметим, что не последнюю роль в работе нового зарядового усилителя считывания играет ширина затвора НУТ транзисторов МР25 и МР26. Сразу после переключения разрешающего входа в 0, плечо усилителя считывания может быть представлено в виде схемы на рис. 2. Для токов г, г1, г2 и зарядов q, q2 можно записать следующую систему уравнений
Яї + — + — _ Vcc, гі _ —, і + і
С С
1 2
1 С ’ 1 1
■ I.
(1)
Рис. 2. Плечо усилителя считывания
После преобразования Лапласа и подстановки начальных значений заряда получаем
02
Я*0 + тт + ^Т_--------, 0 + гсувв _^-, 01 + 02 _0 .
СС
12
С
Vcc ■ С,
------1------
ЧЯС1 ЯС 2
е2 =— ,
- а)(£ - Ь)
где обозначенные заглавными буквами величины являются образами соответствующих величин в (1), а а и Ь равны
7 1
а, Ь _ — 2
Ґ
1 1 1
+-----+ -
+
1 1 1
-+----------+-
1
гЯС1С2
р
2
1
4
Применив следствие теоремы о вычетах, имеем
( 1 1
------I-------+ a
_ Уcc • C1 RC1 RC2
^2 _
(а - Ь)
(^ - а)
1 1 7 Л
------1-------+ Ь
RC1 RC2
(5-Ь)
И после обратного преобразования Лапласа для заряда q2 получаем значение:
q 2
И далее для тока г имеем
Усс • С1
(Г
(а - Ь)
а + -
1
гС
1
еы -
Ь +
1
гС1
л Л е
) )
Усс • С1
V
а +
гС
1
Ь +
гС
1
-(еЬ‘ -еа).
а - Ь
Наиболее выраженный скачок тока г будет при минимальном по модулю значении Ь , т.е. в случае R >> г , С1 >> С2, при использовании мощных транзисторов МР25 и МР26.
В описанном выше варианте реализации усилителя считывания используют рМОП устройства МР25 и МР26 с высоким пороговым напряжением ( Ж / Ь _ 1,6мкм /0,06мкм ), другие устройства, кроме выходных МОП в инверторах - с низким пороговым напряжением ( Ж /Ь _ 0,42мкм / 0,06мкм ).
Компаратор на основе усилителя считывания
При отсутствии необходимости в синхронизации компаратора извне, может быть применена следующая схема внутреннего генератора строба усилителя считывания: выходной и инвертированный выходной сигналы усилителя считывания логически складываются. Далее, после усиления подаются на входы с1к усилителя и триггеров. Окончательный результат работы компаратора берется с Б-триггеров, работающих по фронту синхроимпульса.
Результаты моделирования и выводы
Усилитель считывания был исследован с помощью программы статистического анализа. Для этого на вход программы подавался список соединений транзисторов усилителя считывания. Программа статистического анализа вычисляет разброс входных параметров с заданным средним значением и среднестатистическим отклонением. С каждым значением из вычисленного набора значений параметра запускается программа моделирования, проводит заданные пользователем измерения. На рис. 3 показаны 2 полных цикла работы нового усилителя считывания. В первом цикле считывается 1 (напряжение на битовой линии Усс _ 1,2В, напряжение на битовой линии 2 Усс -д_ 1,1В ). Во втором цикле считывается 0 (напряжение на битовой линии Усс - 8 _ 1,1В, напряжение на битовой линии 2 Усс _ 1,2В ). Выходной сигнал усилителя инвертирован.
1
1
—: Битов ал линия 2 : Битовая линия
і 1.15 і
>
1.10
1.20
0.80
0.4(5
Разрешающий вход
о .ас ;
0.40
0.
1.30 !> в.»
: ВыХОД2 — ВіІХОД
****" N ". ■*
\ \
\ .Г і
іпкс
Рис. 3. Циклы работы усилителя
Примеры неправильного срабатывания усилителя считывания приведены на рис. 4.
Б ит о в ал линия 2 —: Битов ал линия
' г
/ /
Разрешающий вход
Линия предзаряда
ї> 300т —200т
О
£> 300т
ш
Рис. 4. Неправильное срабатывание усилителя считывания
В результате статистического анализа строился график зависимости количества ошибок от разности уровня входного и опорного сигнала (рис. 5). Выход годных считается как разница 100% - ошибки(%) .
Monte Carlo
Д,ПС
54.0 ____________________________________
51. 0___________________________________
48.0 1___________________________________
45.0 1___________________________________
42.0 _1__________________________________
33.0 :__Ьх_______________________________
36.0 ............... ...............
0.0 .50 1,0
^ея "^опорный||В
Рис. 5. Зависимость количества ошибок от Рис. 6. Быстрота срабатывания
разности уровня входного и выходного сигналов усилителя считывания
Зависимость быстроты срабатывания (скорость срабатывания оценивалась как задержка между стробом усилителя считывания и выходным сигналом) от разности уровня входного и опорного сигнала представлена на рис. 6.
Результаты сравнения зарядового усилителя считывания с аналогами приводятся в [3].
Также было установлено, что сборка, состоящая из усилителя считывания, триггеров и генератора строба усилителя, потребляет менее 1 мА. Время предустановки компаратора составило 5 пс, время удержания сигнала - 30 пс. Компаратор работает в диапазоне от 700 мВ до 1400 мВ. На рис. 7 приведены несколько циклов работы компаратора.
1,21 ^ 1.20 1.19 1,30 ^ 600 ГП
— 100т
и: V /ц; ^ап (V)
1 30 а: у ^ои^’ ^гап \Ч)
^ 600т
— 100т
V: V /ои^Ь; ^ап (V)
1..30 =: у /чь;1гап
^ 600т
— 100т
0,0 400р 800р ^ 1,2п 1,6п 2,0п
+Гте ( з )
Рис. 7. Циклы работы компаратора
comparators ехр1 schematic : Apr 20 18:09:35 2310 Transient Response
*: v /in; tran (V)
v /reference; tran (V)
ЛИТЕРАТУРА
1. Michael Anthony Ang. Charge transfer sense amplifier // US Patent 5, 668, 756, 1997.
2. Sinha, M., Hsu, S., Alvandpour, A., Burleson, W., Krishnamurthy, R., Borkar, S. Highperformance and low-voltage sense-amplifier techniques for sub-90nm SRAM // Proceedings of IEEE Int. SOC Conference, 2003.
3. Дунаева М.А. Новый зарядовый усилитель считывания // Труды 52-й научной конференции МФТИ «Современные проблемы фундаментальных и прикладных наук». 2009. - Т.1.
COMPARATOR BASED ON CHARGE TRANSFER SENSE AMPLIFIER
Dunaeva M.A.
Comparator based on Novel Charge Transfer Sense Amplifier for ADC is presented. A theoretical study and simulation results of the comparator are presented. Study of the impact of transistors channel lengths mismatch, threshold voltages mismatch and variation of RC bit lines parameter on the work of the various sense amplifiers are described.
Key words: comparator, amplifier, sense amplifier, differential amplifier, charge transfer sense amplifier, ADC.
Сведения об авторе
Дунаева Мария Андреевна, окончила МФТИ (2005), инженер Samsung Electronics, автор 9 научных работ, область научных интересов - проектирование систем памяти, аналогово-цифровые преобразователи, проектирование систем на кристалле.
