МЕТОДИКА РАСЧЕТА ПАРАМЕТРОВ УСИЛИТЕЛЕЙ СЧИТЫВАНИЯ ДЛЯ ЭСППЗУ И ФЛЭШ-ПАМЯТИ Текст научной статьи по специальности «Электротехника, электронная техника, информационные технологии»

УДК 004.333

Методика расчета параметров усилителей считывания для ЭСППЗУ и флэш-памяти

Е.С. Васильев ОАО «НИИМЭ и Микрон» (г. Москва)

Рассмотрены конструкции усилителей считывания для ЭСППЗУ и флэш-памяти. Проведены их классификация и анализ. Выбран вариант конструкции усилителя считывания с наилучшей совокупностью параметров по чувствительности, быстродействию и устойчивости к помехам, изменению температуры и напряжения питания. Разработана методика расчета параметров выбранного усилителя считывания, приведены результаты моделирования усилителя для технологии КМОП 0,18 мкм.

Ключевые слова: ЭСППЗУ, флэш-память, усилитель считывания, энергонезависимая память.

Усилитель считывания служит для трансляции состояния ячейки памяти. Ячейки памяти могут быть стертыми (пороговое напряжение пониженное в результате электрических воздействий), записанными (пороговое напряжение повышенное в результате электрических воздействий) и опорными (пороговое напряжение может быть выше порогового напряжения стертых и ниже порогового напряжения записанных ячеек). В литературе рассмотрено множество конструкций усилителя считывания ЭСППЗУ и флэш-памяти, однако нигде нет полной классификации усилителей считывания для этих типов памяти. Также не описана методика, которая позволяет рассчитать параметры усилителя считывания на основании технологических параметров и ограничений технического задания.

Цель настоящей работы - разработка методики расчета параметров усилителя считывания, конструкция которого имеет наилучшую совокупность параметров по чувствительности, быстродействию и устойчивости к помехам, изменению температуры и напряжения питания.

Классификация конструкций усилителей считывания для ЭСППЗУ и флэш-памяти и их анализ. Выделим четыре типовые конструкции усилителей считывания для ЭСППЗУ и флэш-памяти (рис.1). Все описанные в литературе конструкции усилителя для ЭСППЗУ и флэш-памяти считывания можно разделить на две группы: усилители, основанные на потенциальном принципе [1] (рис.1,а), и усилители, основанные на принципе баланса токов [2-4] (рис.1,б-г). Усилители считывания, основанные на принципе баланса токов, в свою очередь, можно разделить на усилители, не использующие опорную ячейку (см. рис.1,б), и усилители, использующие опорную ячейку (см. рис.1,в,г). Опорная ячейка показана на рисунках справа.

Усилители считывания, основанные на принципе баланса токов, использующие опорную ячейку, могут быть построены на основе компаратора напряжений (см. рис.1,в) или иметь архитектуру с перекрестными обратными связями (см. рис.1,г). При использовании опорной ячейки ток ячейки матрицы сравнивается с током опорной ячейки. Результатом сравнения является уровень на выходе усилителя.

© Е.С. Васильев, 2012

Рис.1. Конструкции усилителей считывания для ЭСППЗУ и флэш-памяти, основанные на потенциальном принципе (а) и на принципе баланса токов (б, в, г); VB - напряжение смещение ^-МОП-транзисторов усилителя считывания; Vsel - напряжение, подаваемое на транзисторы последней ступени дешифратора столбцов; VCo - напряжение, подаваемое на управляющий затвор ячейки матрицы; VBL, MAT (V1N), VBLy REF - напряжения разрядной шины (РШ) матрицы (вход усилителя) и расположенного симметрично узла РШ, подключенного к опорной ячейке, соответственно; VOUT - выход усилителя считывания; Veq - управляющий вход, служащий для выравнивания напряжений VBL, MAT и VBL, REF.

Для трансляции состояния ячейки при помощи усилителя считывания, основанного на потенциальном принципе, предварительно заряжают емкость РШ до напряжения питания. Затем на затвор ячейки памяти подается высокий уровень напряжения и она выполняет разрядку емкости РШ до уровня земли. Выходной инвертор усиливает сигнал, и спустя некоторое время происходит переключение уровня на его выходе. В этот момент можно загружать информацию во внешний регистр. Временная диаграмма работы базового усилителя считывания, основанного на потенциальном принципе, приведена на рис.2,а. Для того чтобы усилитель начал определять состояние ячейки, от начала цикла чтения должно пройти время, требуемое на переключение дешифратора столбцов Iсошес, затем время, требуемое на зарядку емкости РШ 1свь- Минимальное время переключения дешифратора строк ограничено величиной (кшоЕС ^ (¡СОшЕС + ^вь). Не ранее чем через время 1кшоЕС после начала цикла чтения начнется разрядка РШ, которая длится в течение времени не менее tsmsE, после прохождения которого на выходе инвертора для стертой ячейки устанавливается уровень логической «1».

Уровень выходного напряжения усилителя считывания, основанного на токовом принципе, определяется на основании тока, протекающего через ячейку матрицы. Для того чтобы базовый усилитель, основанный на токовом принципе, не использующий опорную ячейку, определил состояние ячейки матрицы, сначала должны переключиться дешифраторы строк и столбцов (рис.2,б), т.е. должно пройти время тах@сошЕс, ^шлЕс). То же относится и к усилителю считывания, основанному на токовом принципе, построенному на основе компаратора напряжений, использующему опорную ячейку (рис.2,в).

Рис.2. Временные диаграммы усилителей считывания: а - основанного на потенциальном принципе; б - на токовом принципе без опорной ячейки; в - на токовом принципе с опорной ячейкой; г - с перекрестными обратными связями

Временная диаграмма работы усилителя считывания с перекрестными обратными связями приведена на рис.2,г. Для того чтобы усилитель начал определять состояние ячейки, должен переключиться дешифратор столбцов за время Хсошес и должна полностью зарядиться емкость РШ за время Сь. Для того чтобы усилитель корректно определил состояние выбранной ячейки к моменту, когда VEQ переключится с высокого уровня на низкий, должно завершиться переключение дешифратора строк, т.е. 1кошвес < ^оьоес + Сь.

Для считывания записанной ячейки усилителю, приведенному на рис.1,б, достаточно, чтобы емкость РШ зарядилась до напряжения, соответствующего на проходной характеристике инвертора уровню земли на выходе. Для считывания записанной ячейки усилителю, показанному на рис.1,в, достаточно, чтобы емкость РШ зарядилась до напряжения, разность которого с Vвь, рЕр при данном коэффициенте усиления компаратора напряжений обеспечит уровень земли на выходе. Следовательно, чтобы усилите-

ли, приведенные на рис.1,б,в, определили состояние ячейки, требуется минимальное время, равное (îcoldec + îsense), где îsense < îcbl. Для усилителей, приведенных на рис.1,а,г, для трансляции состояния ячейки требуется минимальное время, равное (tcoLDEc + Cl). Таким образом, усилитель, основанный на токовом принципе, не использующий опорную ячейку, и усилитель на основе компаратора напряжений способны обеспечить меньшее время доступа при чтении, чем две другие рассматриваемые конструкции усилителя считывания.

Чувствительность усилителя считывания - это величина, обратно пропорциональная минимальной разности пороговых напряжений ячеек памяти, которую способен различить усилитель считывания, т.е. сформировать на выходе уровни, соответствующие логическим «0» и «1». Для усилителя, приведенного на рис.1,б, можно получить чувствительность большую, чем для приведенного на рис.1,в, поскольку для компаратора напряжений можно получить больший коэффициент усиления, чем для инвертора.

Усилитель считывания на рис.1,в по сравнению с усилителем на рис.1,б имеет устойчивость к синфазным помехам благодаря компаратору напряжений. Кроме того, для данного усилителя изменение температуры и напряжения питания приводит к изменению только синфазного сигнала и не влияет на дифференциальную разность сигналов [5].

Методика расчета параметров усилителя. Параметры усилителя считывания должны быть выбраны таким образом, чтобы свести к минимуму влияние на корректность работы усилителя разброса длин канала и пороговых напряжений транзисторов и деградацию подзатворного окисла ячеек памяти. Рассматриваемая конструкция усилителя считывания должна быть устойчива к воздействию стокового стресса [2]. Сопротивление РШ и ключевых транзисторов дешифратора столбцов, служащих для подключения выбранного столбца к усилителю, следует считать незначительным.

Основным недостатком схемы на рис.1,в является постоянное статическое энергопотребление, поскольку в ней постоянно протекают токи через компаратор напряжений и цепи, образованные ячейками и ^-МОП-транзисторами. Также в этой схеме возможен эффект стокового стресса. Избежать статического энергопотребления можно, добавив в схему элементы, позволяющие разомкнуть цепи протекания постоянного тока. Модифицированная схема усилителя, содержащая описанные и другие элементы, приведена на рис.3, а ее временные диаграммы - на рис.4.

Для уменьшения времени предварительной зарядки емкости РШ (VMAT на рис.4) предлагается использовать ^-канальный транзистор предварительной зарядки M1. Данный транзистор управляется сигналом PRECHARGE, удерживаемым на уровне логического «0» в течение некоторого времени, составляющего часть времени всей операции считывания. Ограничивающие транзисторы M11 и M12 служат для ограничения напряжения на стоках ячейки матрицы FMAT и опорной ячейки FREF соответственно во избежание эффекта стокового стресса.

Важно отметить, что напряжение смещения для ^-МОП-транзисторов M2 и M6 VIPSENSE должно равняться приведенному значению только при указанном напряжении питания. Поскольку возможен разброс напряжения питания, например ± 10%, то для формирования напряжения VIPSENSE следует использовать каскад из соединенных последовательно и-МОП- и ^-МОП-транзисторов, причем ^-МОП-транзистор должен быть в диодном включении. На затвор и-МОП-транзистора следует подавать напряжение, не чувствительное к изменению напряжения питания.

Рис.3. Электрическая схема рассматриваемого усилителя считывания

Рис. 4. Временные диаграммы работы усилителя считывания

Этапы расчета параметров усилителя считывания.

Этап 1. Выбор напряжения. Наилучшим значением VCG будет значение, при котором наименьшая из разностей 1с - 1о и 1о - 1з (где 1с, 1о и 1з - токи стертой, опорной и записанной ячеек соответственно) будет иметь максимально возможное значение. Следует использовать напряжение как можно меньшей величины, поскольку более высокие напряжения, чем напряжение питания, потребуют больших затрат энергии и площади [6]. Поскольку ВАХ стертой, записанной и опорной ячеек можно рассматривать как параллельные [7, 2], оптимальным значением VCG является пороговое напряжение записанной ячейки.

Этап 2. Выбор порога переключения выходного инвертора VSP. Порогом переключения инвертора будем называть точку на передаточной характеристике инвертора, в которой входное напряжение равно выходному. Для одинаковой и минимальной усиленной компаратором разности сигналов записанной и стертой ячеек, обеспечивающей отсутствие протекания тока через выходной инвертор, надо выбрать следующее значение VSP:

узр - уТИ N +

(УОО - Ут ^ - Ути ,Р

2

)

(1)

где VTHN, VTH,P - пороговое напряжение «-МОП-транзистора и ^-МОП-транзистора соответственно; VDD - напряжение питания.

В случае VTH¡N = VTH¡P имеем VSP = VDD/2. При этом размеры транзисторов выходного инвертора следует выбирать с помощью формулы [8]:

№/Ь)р _КМ (УБР - Уш,^ )2

Кр (УОО - УБР - УТН Р )2

(2)

Здесь Км - удельная крутизна и-МОП-транзистора с Ж/Ь = 1 (КN = ЦыСох.); КР - удельная крутизнар-МОП-транзистора с Ж/Ь = 1 (КР = цр Сох).

Этап 3. Выбор напряжения УЯЕЕ. Учитывая возможный разброс параметров транзисторов, рекомендуется использовать следующее значение УЯЕЕ, расположенное в середине диапазона возможных значений от N до УББ - (У1РБЕЫБЕ - Р):

„ (УОО - УтнN - (У1РБЕЖЕ- УтнрР)) УКЪЬ = Утн N +---> (3)

где У1РБЕЫБЕ - напряжение смещения для р-МОП-транзиторов М2 и М6 (при указанном УБП).

Этап 4. Расчет тока через преобразователь ток/напряжение М6. В стабильном состоянии в активном режиме усилителя ток через преобразователь ток/напряжение должен быть равен току через опорную ячейку, следовательно, его можно вычислить по формуле

1 ?

1м 6 = Рсехх ((УСО - Утн, ЯСЕН.)• УЯЕЕ -1УЯЕЕ2), (4)

где рСЕЬЬ - удельная крутизна транзистора с плавающим затвором; УТНг КСЕЬЬ - пороговое напряжение опорной ячейки.

Этап 5. Расчет вентилей для цепей, ограничивающих напряжение. Для расчета размеров вентиля следует воспользоваться формулой (2), подставив вместо У$Р значение, не превышающее 1 В (учитывая возможный разброс параметров транзисторов, лучше взять меньшее значение).

Этап 6. Расчет соотношения Ж/Ь р-МОП-транзистора преобразователя. Соотношение размеров транзисторов М2 и М6 рассчитывается по формуле

№)м2,мб = 1-М-. (5)

^КР (УОО - ИРБЕЫБЕ - УТН,ы )2

Этап 7. Расчет времени зарядки емкости СВЬ. Для расчетов следует задать значение переменной А( (например, А( = 1 нс), уменьшая величину которой, можно повысить точность расчета времени зарядки. Алгоритм расчета времени зарядки СВЬ следующий:

Шаг 1. Взять Т = 0 нс, УШР1 = 0.

Шаг 2. Взять за исходное значение для 1СВЬ значение 1М6, полученное на этапе 4.

Шаг 3. Рассчитать АУЕЕР по формуле

АУрЕЕ = ^ . (6)

СБЬ

Здесь СВЬ - емкость РШ.

Шаг 4. Рассчитать 1СВЬ по формуле

1 ?

!сбь = 1мб - $СЕ1£ ((УСО - Утн, ЯСЕ11)-УЯЕЕг - - ШЕ^2),

Шаг 5. Прибавить АУЯЕР (6) к УРЕР1, прибавить А( к Т.

Шаг 6. УКЕР1 > УкЕр (3) - 5%? Если да - перейти к шагу 7, если нет - перейти к шагу 4.

Шаг 7. Записать полученное Т как время зарядки СВЬ.

Этап 8. Расчет транзистора предварительной зарядки. Для расчета транзистора предварительной зарядки рекомендуется реализовать при помощи имеющихся в наличии компиляторов языков программирования алгоритм, осуществляющий перебор значений тока предварительной зарядки IPREC, подставляемого вместо !М6 в алгоритм для этапа 7. Алгоритм должен выбирать новое значение IPREC и рассчитывать для него T до тех пор, пока не будет получено T, отличающееся от tACC на некоторую величину погрешности, например на 1 нс. Затем на основании полученного IPREC можно вычислить W/L транзистора предварительной зарядки по следующей формуле:

= т

IpREC - !ыб

-Kp (VDD - VTH,p)2

Этап 9. Расчет компаратора напряжений. В случае если на входах компаратора напряжений устанавливается нулевой дифференциальный сигнал, необходимо, чтобы на его выходе устанавливалось напряжение, соответствующее порогу переключения инвертора. Поскольку все транзисторы компаратора напряжений при этом будут работать в режиме насыщения, то отношение (W/L)N к (W/L)P можно рассчитать по формуле (2). Если коэффициент усиления компаратора при моделировании окажется недостаточным, т.е. при подключении стертой ячейки напряжение на выходе компаратора будет выше VTH,N, а при подключении записанной ячейки - ниже VDD - VTH,P, следует повысить коэффициент усиления AV, увеличивая длину канала p- и «-МОП-транзисторов, сохраняя полученное ранее отношение (W/L)N/(W/L)P, поскольку для AV справедлива формула [9]:

AV = Sm,N (rN II rP ) •

Описанная методика применялась для проектирования усилителя считывания NOR-флэш ЗУ для технологии 0,18 мкм. Емкость РШ массива, для которого проектировался усилитель, составляла 1,15 пФ, требуемое время доступа при чтении равно 50 нс. Согласно [10] через 100 тыс. циклов стирания/записи возможно увеличение порогового напряжения стертой ячейки приблизительно на 600 мВ из-за попадания электронов в ловушки в туннельном окисле ячеек. Также возможен аналогичный по величине сдвиг в сторону уменьшения порогового напряжения записанной ячейки из-за попадания в ловушки дырок.

Результаты моделирования для усилителей с подключенными стертой и записанной ячейками, пороги которых соответственно меньше и больше порога опорной ячейки на 100 мВ (т.е. обеспечен сдвиг порогов на 1,1 В), приведены на рис.5. На рисунке показаны временные диаграммы внутренних напряжений усилителя (VMAT, VREF) для случаев, когда к нему подключена записанная и стертая ячейки и выходное напряжение (OUT) для рассмотренных случаев. Приведенные диаграммы соответствуют диаграммам на рис.4, что свидетельствует о правильной работе схемы.

Рис. 5. Результаты моделирования разработанного усилителя считывания

Корректная работа схемы с такими ячейками свидетельствует об устойчивости к возможному дрейфу порогов усилителей считывания, основанных на принципе баланса токов, построенных на основе компаратора напряжений, в целом и разработанной по описанной методике схемы в частности.

Разработанная методика расчета параметров усилителя позволила получить для технологии 0,18 мкм усилитель, чувствительность которого обеспечивает корректное считывание после более чем 100 тыс. циклов записи/стирания.

Литература

1. Li M., Kang J., Wang Y. A novel voltage-type sense amplifier for low-power nonvolatile memories // Science China Information Sciences. - 2010. - Vol. 53. - № 8. - P. 1676-1681.

2. Campardo G., Micheloni R., Novosel D. VLSI-design of non-volatile memories. - Berlin: Springer Berlin Heidelberg, 2005. - 581 p.

3. Design of a sense circuit for low-voltage flash memories / Tanzawa T., Takano Y., Taura T. et al. // IEEE Journal of Solid-State Circuits. - 2000. - Vol. 31. - № 10. - P. 1415-1421.

4. Chung C., Lin H., Lin Y. A Novel high-speed sense amplifier for Bi-NOR flash memories // IEEE J. of Solid-State Circuits. - 2005. - Vol. 40. - № 2. - P. 515-522.

5. Boccuni I., Gulino R., Palumbo G. VHDL-AMS model of sense amplifier for flash memories // European Conference on Circuit Theory and Design. - 2001. - P. 125-129.

6. Palumbo G., Pappalardo D. Charge pump circuits: an overwiev on design strategies and topologies // Circuits and Systems. - 2010. - Vol. 10. - № 1. - P. 31-45.

7. Micheloni R., Marelli A., Ravasio R. Error correction codes for non-volatile memories. - Berlin: Springer Berlin Heidelberg, 2008. - 340 p.

8. Baker R., Li H., Boyce D. CMOS circuit design, layout, and simulation. - 1-st ed. - Mcgraw-hill Professional, 1997. - 902 p.

9. Razavi B. Design of analog CMOS integrated circuits. - Mcgraw-hill Professional, 2001. - 684 p.

10. Flash EEPROM threshold instabilities due to charge trapping during program / N. Mielke, H. Belgal, I. Kalastirsky et al. // IEEE Transaction on Devices and Materials Reliability. - 2004. - Vol. 4. - № 3. -P. 335-344.

Статья поступила 30 сентября 2011 г.

Васильев Евгений Сергеевич - инженер ОАО «НИИМЭ и Микрон» (г. Москва). Область научных интересов: энергонезависимая память, проектирование интегральных микросхем. E-mail: vaseugser@mail.ru