CC BY
3ТЕХНОЛОГИЧЕСКИЕ ПРОЦЕССЫ И МАРШРУТЫ TECHNOLOGICAL PROCESSES AND ROUTES
Научная статья УДК 621.382.323
doi:10.24151/1561-5405-2024-29-5-585-594 EDN: GMKPOI
Методика оптимизации электрофизических характеристик МОП-транзистора с использованием приборно-технологического моделирования
Д. Жангиреев1'2, А. В. Шемякин2, С. О. Белостоцкая2, А. С. Сивченко2
1 Национальный исследовательский университет «МИЭТ»,
г. Москва, Россия
2
2НПК «Технологический центр», г. Москва, Россия [email protected]
Аннотация. Приборно-технологическое моделирование для оптимизации характеристик МОП-транзистора путем симуляции маршрута его изготовления и вариации параметров технологических процессов позволяет определить оптимальные параметры технологических процессов, а также может использоваться для оптимизации конструкции транзистора и улучшения его электрофизических характеристик. Оптимизация осуществляется на этапе разработки технологии. От правильно построенной модели и, как следствие, конечных результатов оптимизации будут зависеть характеристики ИС. В работе в результате процедуры оптимизации определены входные (технологические) параметры выбранного технологического узла и выходные значения характеристик прибора. Рассмотрены ключевые факторы, влияющие на быстродействие МОП-транзистора, по которым формируется расчетный проект. Проведено моделирование n-канального МОП-транзистора с различными значениями параметров дозы и энергии ионов технологической операции ионной имплантации для корректировки порогового напряжения. Получены оптимизированные электрофизические параметры n-канального МОП-транзистора, удовлетворяющие следующим критериям оптимизации: при номинале порогового напряжения (0,85 ± 0,05) В определены его оптимальные значения по крутизне, токам насыщения и утечки.
Ключевые слова: МОП-транзистор, компактная модель, методика оптимизации, электрофизические параметры, пороговое напряжение, крутизна, ток утечки, ток насыщения, быстродействие, ионная имплантация, Sentaurus TCAD, PCM-Studio, Sentaurus Optimizer
© Д. Жангиреев, А. В. Шемякин, С. О. Белостоцкая, А. С. Сивченко, 2024
Для цитирования: Жангиреев Д., Шемякин А. В., Белостоцкая С. О., Сивченко А. С. Методика оптимизации электрофизических характеристик МОП-транзистора с использованием приборно-технологического моделирования// Изв. вузов. Электроника. 2024. Т. 29. № 5. С. 585-594. https://doi.org/10.24151/1561-5405-2024-29-5-585-594. - EDN: GMKPOI.
Original article
A procedure for optimizing the electro-physical characteristics of the MOSFET using device and process simulation
• 12 * 2 2*2 D. Zhangireyev ' , A. V. Shemyakin , S. O. Belostotskaya , A. S. Sivchenko
1National Research University of Electronic Technology, Moscow, Russia
2 a >>
SMC "Technological Centre ", Moscow, Russia [email protected]
Abstract. In order to get MOSFET characteristics optimized device and process simulation could be done by means of its process flow parameters variation. It also allows determining the optimal technological process parameters and may be used to optimize the transistor design and to improve its electro-physical characteristics. As a rule such an optimization takes place at the earliest stages of technology development. The IC characteristics will depend on the correctly built model and, as a consequence, on final results of optimization. In this work, as a result of optimization procedure the input (process) parameters of selected process unit. Output values of device characteristics are determined as well. The key factors affecting the performance of the MOSFET, on which the computational design is formed, are considered. The simulation of n-channel MOSFET with different values of dose and ion energy parameters of the ion implantation process operation was performed for threshold voltage correction. The optimized physical parameters of «-channel MOSFET were obtained matching the following criteria: at a certain threshold voltage rating of (0.85 ± 0.05) V the optimal values in terms of transconductance, saturation current and leakage current have been determined.
Keywords: MOSFET, compact model, optimization technique, physical parameters, threshold voltage, steepness, leakage current, saturation current, speed performance, ion implantation, Sentaurus TCAD, PCM-Studio, Sentaurus Optimizer
For citation: Zhangireyev D., Shemyakin A. V., Belostotskaya S. O., Sivchenko A. S. A procedure for optimizing the electro-physical characteristics of the MOSFET using device and process simulation. Proc. Univ. Electronics, 2024, vol. 29, no. 5, pp. 585-594. https://doi.org/10.24151/1561-5405-2024-29-5-585-594. - EDN: GMKPOI.
Введение. Проблема оптимизации (настройки) параметров технологического процесса и моделей, используемых в современных программных комплексах автоматизированного проектирования в микроэлектронике, в настоящее время является важной и актуальной [1]. Развитие и использование точных моделей технологических процессов и приборов позволяют работать с контролируемыми объектами, такими как параметры
отдельной технологической операции, электрофизические параметры слоев или параметры схемотехнической модели прибора на выходе изготовления [2].
На сегодняшний день разработано множество систем численного моделирования технологических процессов и приборных характеристик полупроводниковых структур. Методы численного решения уравнений переноса являются эффективным инструментом для моделирования и анализа полупроводниковых приборов. Многомерные численные модели могут применяться на стадии разработки приборов, оптимизации их структур, выбора полупроводникового материала и параметров технологического процесса [3].
Цель настоящей работы - получение оптимизированных электрофизических параметров n-канального МОП-транзистора, удовлетворяющих следующим критериям оптимизации: при номинале порогового напряжения (0,85±0,05) В достичь в совокупности его оптимальных значений по крутизне, току насыщения и току утечки.
Методика экспериментов. Одна из задач проектирования изделия микроэлектроники - оптимизация технологического маршрута изготовления ИС с целью обеспечения высокого коэффициента выхода годных, а также получения наилучших характеристик элементной базы при определенных в ходе проектирования режимах технологических операций. Для получения оптимальных значений режимов технологических операций используются компактные модели. Такие модели элемента схемы представляют собой математические и физические описания поведения этого элемента схемы. Компактное моделирование относится к созданию компактных моделей технологического процесса изготовления ИС путем извлечения параметров элементарной модели для точного прогнозирования поведения элементов схемы конкретной технологии [4]. Основная причина использования компактной модели в полупроводниковой промышленности - рентабельная и эффективная оптимизация параметров элементов ИС [5].
Генерация компактной модели (Process Compact Model, PCM) осуществляется программой PCM-Studio. Программа использует концепцию компактных моделей, которые строятся на основе аппроксимации результатов численных экспериментов или физических измерений полиномиальными функциями Эрмита [6].
Предлагаемая методика оптимизации выходных электрофизических параметров ограничивается оптимизацией прибора и включает в себя решение следующих задач:
1) выбор ключевого технологического узла, который в большей степени влияет на выбранные электрофизические параметры;
2) создание дерева эксперимента для технологического маршрута изготовления прибора и его сквозное моделирование (от технологии до электрофизики) с контролем выходных параметров;
3) дополнение дерева ветками эксперимента по оптимизации технологических параметров, которые состоят из комбинаций доз и энергий ионов операции ионной имплантации;
4) сквозное моделирование оптимизированного дерева эксперимента;
5) анализ чувствительности выходных параметров к входным;
6) создание и верификация компактной модели в программной среде PCM-Studio;
7) оптимизация электрофизических характеристик транзистора с использованием полученной компактной модели с помощью утилиты Sentaurus Optimizer.
Методику оптимизации электрофизических параметров разрабатывали для n-МОП-транзистора на объемном кремнии с эпитаксиальной структурой и LOCOS-изоляцией. Исходная подложка - 7.5 КДБ 12/КДБ 0.01 (100). Отметим, что в процессе моделирова-
ния учитывали только эпитаксиальную часть подложки, так как все электрофизические параметры рассчитывали в режимах без смещения на подложке. На рис. 1 показан разрез исследуемого транзистора.
Наиболее значимыми технологическими факторами, вносящими основной вклад в соотношение тока открытого исследуемого транзистора к току закрытого транзистора, являются параметры технологических операций формирования канала транзистора, в частности ионная имплантация легирующей примеси в область канала транзистора [7, с. 29-74]. В качестве входных технологических параметров выбрали значения дозы и энергии пучка ионов для операции ионной имплантации, которые формируют профиль распределения примеси в канале транзистора. Виртуальный эксперимент формировали путем взаимного перебора параметров. Однако в производстве при ионной имплантации применяются параметры tilt и rotate - угол наклона пучка имплантируемых ионов относительно поверхности и поворот пластины соответственно. Значения этих параметров фиксированные: tilt = 7o, rotate = 0. В эксперименте данные параметры не использовались по нескольким причинам: слабое влияние на выходные параметры; значительное увеличение длительности эксперимента и, следовательно, увеличение расчетного времени; номиналы параметров в установке ионной имплантации совпадают с заданными номиналами в среде TCAD.
Диапазон значений варьируемых параметров эксперимента в оболочке Sentaurus
11 12 12 12
Workbench следующий: доза имплантации (dose) 910 , 1-10, 210, 3-10, 41012 ат/см2; энергия имплантации (energy) 50, 55, 60, 65, 70 кэВ.
Эксперимент с использованием программной среды Sentaurus TCAD. Первый этап проведения эксперимента с применением Sentaurus TCAD и оболочки Sentaurus Workbench - технологическое моделирование транзистора. Далее с помощью отдельного инструмента осуществляли оптимизацию расчетной конечно-разностной сетки (рис. 2), предназначенной для электрофизического моделирования [8].
По окончании генерации оптимизированной конечно-разностной сетки для инструмента SDevice создавали командные файлы, в которых указывали начальные условия, физические и математические модели для расчетов и условия моделирования. После сквозного TCAD-моделирования одной ветки эксперимента следует генерация компактной PCM-модели.
Приведем последовательность этапов построения и использования PCM-модели: 1) параметризация маршрута моделирования; 2) анализ чувствительности; 3) построение вычислительной модели экс-
2,4-1014 -2,0-1012
3- _^»,510'5
® -9,3 -1018
-1-1-1-1-1-
4 6 8 10 12
X, мкм
Рис. 1. Разрез исследуемого транзистора Fig. 1. Cut of the investigated transistor
7,0 7,5 8,0 8,5 9,0
X, MKM
Рис. 2. Вид оптимизированной конечно-разностной сетки сечения транзистора Fig. 2. View of the optimized finite-difference grid of the transistor cross-section
перимента (Design-of-Experiment); 4) создание и верификация PCM-модели; 5) оптимизация прибора с помощью PCM-модели.
Для получения результатов анализа чувствительности в заданном диапазоне варьировали значения выбранного входного параметра при номинальных значениях остальных входных параметров. Для каждого набора параметров проводили сквозное TCAD-моделирование. Анализ чувствительности позволяет определить, как различные входные параметры влияют на работу прибора [9].
Для построения вычислительной модели эксперимента проведено 25 численных экспериментов. Расчетное время с вариацией двух исследуемых параметров составило чуть более 40 ч. Если в эксперимент включить еще один варьируемый параметр, например технологическую вариацию температуры с пятью значениями, при которой формируется подзатворный окисел, затраченное время увеличится примерно в 5 раз и составит ~ 200 ч. Также время увеличится при использовании связки SProcess-SDE. Расчетное время можно уменьшить, если применять более простые модели диффузии, ионной имплантации, рекомбинации и т. д. Дерево эксперимента представлено на рис. 3.
Ги*>) Tm V«UMV«U4I
2Ц WW т ¿¿¡я ¿3 ш ZiJ^LL!) '¿¿¿лШ -i.^a
1 SCttKfll 50 - 71354-14 «71 0612 У 1 0434*04 •rr 0393
г » 9 0504-14 0811 1 042*04 0393
« 26145*04 11014-13 0313 1 «04-04 1СОЗ
« 45 26312*04 1235*13 0935 1013*04 1 COD
5 70 1 4544-13 0953 9KS*«S iao
6 1 КССЫ2 50 - 2 5441*04 6 3324-14 0924 1 0374-04 1COJ
7 55 62074-14 0921 1079*04 1СОЗ
9 9 М 259?2*04 10134-13 0921 1059*04 1 coo
»5 26130*04 1 2094-13 0942 1 0294-04 1C03
10 70 262334-04 14134-13 095« 97494-05 ICOJ
11 гссоз«ог 50 - 23114-14 С ¡63 1423*04 ICM
12 1} 55 - 244**04 34644-14 0933 1249*04 1CS3
ео - 24799*04 46724-14 0932 1111*04 1043 1
14 «5 - 25027*04 6 5304-14 0937 1117*04 1043
'5 70 253104-04 65144-14 0977 1050*04 ICS3
16 » JCCM«.U 50 23045*04 11C04-14 1023 1730*04 1075 1
55 1 7634-14 09» 1312*04 1 C93
и 13 а. и (0 24355*04 26714-14 0352 1292*04 1CS3
70 - - 54374*14 0313 1055*04 1103
4КССЫ2 50 224354-04 6 6744-15 0306 2X9*04 1153
« 55 - - 230554-04 1 0514-14 1037 1327*04 1103
Я У я W 16354-14 0376 1420*04 1103
«5 239534-04 24334-14 0393 1150*04 1103
70 - - 24297*04 37224-14 03(4 1150*04 - 11» -r
Рис. 3. Вычислительная модель эксперимента для построения компактной модели n-МОП-транзистора Fig. 3. Computational model of experiment for constructing a compact model of the n-MOS transistor
Первая связка модулей SDevise-Inspect моделирует проходную характеристику транзистора при напряжениях сток-исток UDs = 0,1 В и затвор-исток UGS = UDD и отображает значения порогового напряжение и крутизны. Вторая связка моделирует случай насыщения, т. е. напряжения сток-исток UDs и затвор-исток UGS равны номиналу питания Цоо, а также отображает ток насыщения. Третья связка нужна для получения значений токов утечки при = Цоо, UGS = 0 В. После сквозного моделирования проводили анализ чувствительности выходных характеристик к изменению входных параметров. Результаты анализа чувствительности приведены на рис. 4.
Рис. 4. Результаты анализа чувствительности выходных характеристик 1 - U; 2 - gm; 3 - Ion; 4 - If к изменению входных параметров Fig. 4. Sensitivity analysis results 1 - Ut; 2 - gm; 3 - Ion; 4 - If
Поскольку для построения PCM использовали нейронную сеть, рассматривали по пять значений для каждого из двух входных параметров одновременно. Результаты моделирования передавали в PCM-Studio непосредственно из Sentaurus Workbench. Компактную модель получали путем сравнения результатов после PCM- и после TCAD-моделирования.
В режиме «визуальной» оптимизации программы PCM-Studio точки, соответствующие набору значений входных параметров и значениям выходных параметров, полученных с помощью PCM-модели, объединяются одной ломаной. Результаты для различных наборов размещаются на одном рисунке, при этом цвет кривых различен в зависимости от заданных пользователем ограничений на выходные характеристики. На рис. 5 приведены результаты трех сценариев анализа n-МОП-транзистора.
В сценарии на рис. 5, а представлены все полученные в результате оптимизации электрофизические параметры. В сценарии на рис. 5, б - только такие результаты, которые удовлетворяют установленным значениям порогового напряжения 0,85 В с допуском ±5 %. В сценарии на рис. 5, в представлены значения, которые могут принимать как входные, так и выходные параметры с величинами максимального рабочего тока 250,5 мкА/мкм ±1 %, крутизны 125 мкА/В2 ±8 % и тока утечки 6-10-14 мкА/мкм ±8 % с учетом ограничения по пороговому напряжению. С точки зрения проектирования такие угловые отклонения допустимы для транзистора выбранной технологии.
Анализ полученных результатов. Задача по нахождению оптимальных значений решена путем использования средств итерационной оптимизации, встроенных в утилиту Sentaurus Optimizer. Алгоритм поиска решения при этом носит следующий характер. Итерационные приближения контролируются эвристическим процессом поиска оптимального интервала значений технологических параметров. На каждом итерационном шаге исследуется новая область на предмет поиска значений, наиболее отвечающих заданным требованиям. Эвристический процесс на n-м шаге должен приводить к нахождению локального оптимума [10]. Остановка итерационного процесса поиска происходит при достижении одного из условий: количество итераций дошло до определенного пользователем программы числа; найден локальный оптимум и последующие итерации дают худшие результаты; превышено компьютерное время (задается пользователем) процесса оптимизации.
Рис. 5. Процедура оптимизации выходных параметров n-МОП-транзистора при разных сценариях (а-в) Fig. 5. Procedure for optimization of output parameters of n-MOS transistor under different scenarios (a-c)
Критериями оптимизации для поставленной задачи достижения максимального быстродействия транзисторной структуры послужили следующие условия, которые переведены в синтаксис командного файла утилиты Optimizer:
- значение порогового напряжения транзистора должно лежать в диапазоне 0,8-0,9 В и быть максимально приближенным к 0,85 В;
- значения крутизны и тока транзистора в открытом состоянии должны иметь максимально возможные по модулю значения;
- ток утечки из области стока должен быть минимальным при напряжении затвор-исток Ugs = Udd.
Требованиям перечисленных условий максимально удовлетворяют следующие
значения технологических параметров операции ионной имплантации: доза импланта-
12 2
ции (dose) 2,410 ат./см , энергия имплантации (energy) 65 кэВ. Приведем компромиссные значения выходных параметров от полученных входных параметров при оптимальных технологических условиях имплантации:
Заключение. Предложенная методика оптимизации электрофизических характеристик транзистора позволяет получать электрофизические параметры n-МОП-транзис-тора, удовлетворяющие заданным критериям оптимизации. Методика дает возможность воспроизвести результаты для транзистора другого типа проводимости, а также для другой технологии элементной базы с внесением корректировки в проект и командные файлы утилит и программ среды Sentaurus Workbench.
1. Козлов А. В., Красюков А. Ю., Крупкина Т. Ю., Чаплыгин Ю. А. Моделирование характеристик и оптимизация конструктивно-технологических параметров интегральных магниточувствительных элементов в составе микро- и наносистем // Изв. вузов. Электроника. 2015. Т. 20. № 5. С. 489-490. EDN: UNSUQR.
2. Lin Y.-K. Compact modeling of advanced CMOS and emerging devices for circuit simulation: diss. for the PhD (Eng.). Berkeley: Univ. of California, 2019. 118 p.
3. Зубченко К. А. Приборно-технологическое моделирование как метод исследования полупроводниковых структур // Молодой ученый. 2017. № 28 (162). С. 31-33. EDN: ZBFYUJ.
4. Saha S. K. Compact models for integrated circuit design: Conventional transistors and beyond. Boca Raton, FL: Taylor & Francis, 2016. XI, 538 p.
5. Kuhn K. J. Considerations for ultimate CMOS scaling // IEEE Transactions on Electron Devices. 2012. Vol. 59. No. 7. P. 1813-1828. https://doi.org/10.1109/TED.2012.2193129
6. 25nm CMOS Omega FinFETs / F.-L. Yang, H.-Y. Chen, F.-Ch. Cheng et al. // Digest. International Electron Devices Meeting. San Francisco, CA: IEEE, 2002. P. 255-258. https://doi.org/10.1109/ IEDM.2002.1175826
7. Красников Г. Я. Конструктивно-технологические особенности субмикронных МОП-транзисторов. Изд. 2-е, испр. М.: Техносфера, 2011. 800 с. EDN: PZDVKZ.
8. TCAD framework // Synopsys [Электронный ресурс]. URL: https://www.synopsys.com/silicon/tcad/ framework.html (дата обращения: 10.09.2020).
9. Тихомиров П., Пфеффли П., Зорзи М. Система Sentaurus TCAD компании Synopsys: Новое поколение приборно-технологических САПР // Электроника: НТБ. 2006. № 7 (73). С. 89-95. EDN: HVVZZZ.
10. Абрамов О. В., Лагунова А. Д. Об использовании эвристических алгоритмов в задачах оптимального параметрического синтеза // Информатика и системы управления. 2021. № 2 (68). С. 34-46. https://doi.org/10.22250/isu.2021.68.34-46 EDN: WCJHKK.
Ток насыщения 1оп............
Пороговое напряжение и
Крутизна gm.......................
Ток утечки 1о-д-....................
m
on
..........252 мкА/мкм
....................0,842 В
............. 128 мкА/В2
6,53 • 10-14 мкА/мкм
Литература
Статья поступила в редакцию 22.01.2024 г.; одобрена после рецензирования 25.03.2024 г.;
принята к публикации 16.08.2024 г.
Информация об авторах
Жангиреев Даулет - магистрант Института интегральной электроники имени академика К. А. Валиева Национального исследовательского университета «МИЭТ» (Россия, 124498, г. Москва, г. Зеленоград, пл. Шокина, 1), инженер отдела интегральных микросхем НПК «Технологический центр» (Россия, 124498, г. Москва, г. Зеленоград, пл. Шокина, 1, стр. 7), [email protected]
Шемякин Александр Валерьевич - начальник Научно-исследовательской лаборатории перспективной элементной базы и технологических маршрутов микроэлектроники НПК «Технологический центр» (Россия, 124498, г. Москва, г. Зеленоград, пл. Шокина, 1, стр. 7), [email protected]
Белостоцкая Светлана Олеговна - старший научный сотрудник Научно-исследовательской лаборатории перспективной элементной базы и технологических маршрутов микроэлектроники НПК «Технологический центр» (Россия, 124498, г. Москва, г. Зеленоград, пл. Шокина, 1, стр. 7), [email protected]
Сивченко Александр Сергеевич - кандидат технических наук, инженер-конструктор Научно-исследовательской лаборатории перспективной элементной базы и технологических маршрутов микроэлектроники НПК «Технологический центр» (Россия, 124498, г. Москва, г. Зеленоград, пл. Шокина, 1, стр. 7), [email protected]
References
1. Kozlov A. V., Krasjukov A. Yu., Krupkina T. Yu., Chaplygin Yu. A. Characteristics simulation and optimization of constructive and technological parameters of integral magnetosensitive elements as part of micro-and nanosystems. Izv. vuzov. Elektronika = Proc. Univ. Electronics, 2015, vol. 20, no. 5, pp. 489-490. (In Russian). EDN: UNSUQR.
2. Lin Y.-K. Compact modeling of advanced CMOS and emerging devices for circuit simulation, diss. for the PhD (Eng.). Berkeley, Univ. of California, 2019. 118 p.
3. Zubchenko K. A. Device and process simulation as a method of semiconductor structures study. Mo-lodoy uchenyy, 2017, no. 28 (162), pp. 31-33. (In Russian). EDN: ZBFYUJ.
4. Saha S. K. Compact models for integrated circuit design: Conventional transistors and beyond. Boca Raton, FL, Taylor & Francis, 2016. xi, 538 p.
5. Kuhn K. J. Considerations for ultimate CMOS scaling. IEEE Transactions on Electron Devices, 2012, vol. 59, no. 7, pp. 1813-1828. https://doi.org/10.1109/TED.2012.2193129
6. Yang F.-L., Chen H.-Y., Chen F.-Ch., Huang Ch.-Ch., Chang Ch.-Y., Chiu H.-K., Lee Ch.-Ch., Chen Ch.-Ch. et al. 25nm CMOS Omega FinFETs. Digest. International Electron Devices Meeting. San Francisco, CA, IEEE, 2002, pp. 255-258. https://doi.org/10.1109/IEDM.2002.1175826
7. Krasnikov G. Ya. Constructive and technological features of submicron MOSFETs. 2nd ed., upd. Moscow, Tekhnosfera Publ., 2011. 800 p. (In Russian). EDN: PZDVKZ.
8. TCAD framework. Synopsys. Available at: https://www.synopsys.com/silicon/tcad/framework.html (accessed: 10.09.2020).
9. Tizhomirov P., Pfeffli P., Zorzi М. Synopsys system Sentaurus TCAD. Device-technology new generation CAD. Elektronika: NTB = Electronics: STB, 2006, no. 7 (73), pp. 89-95. (In Russian). EDN: HVVZZZ.
10. Abramov O. V., Lagunova A. D. On the use of heuristic algorithms in the problems of optimal parametric synthesis. Informatika i sistemy upravleniya, 2021, no. 2 (68), pp. 34-46. (In Russian). https://doi.org/10.22250/isu.2021.68.34-46 EDN: WCJHKK.
The article was submitted 22.01.2024; approved after reviewing 25.03.2024;
accepted for publication 16.08.2024.
Information about the authors
Daulet Zhangireyev - Master's degree student of the Institute of Integrated Electronics, National Research University of Electronic Technology (Russia, 124498, Moscow, Zelenograd, Shokin sq., 1), Engineer of the Integrated Circuits Department, SMC "Technological Center" (Russia, 124498, Moscow, Zelenograd, Shokin sq., 1, bld. 7), [email protected]
Alexandr V. Shemyakin - Head of the Research Laboratory of Advanced Element Base and Technological Routes of Microelectronics, SMC "Technological Center" (Russia, 124498, Moscow, Zelenograd, Shokin sq., 1, bld. 7), [email protected]
Svetlana O. Belostotskaya - Senior Scientific Researcher of the Research Laboratory of Advanced Element Base and Technological Routes of Microelectronics, SMC "Technological Center" (Russia, 124498, Moscow, Zelenograd, Shokin sq., 1, bld. 7), [email protected]
Alexandr S. Sivchenko - Cand. Sci. (Eng.), Design Engineer of the Research Laboratory of Advanced Element Base and Technological Routes of Microelectronics, SMC "Technological Center" (Russia, 124498, Moscow, Zelenograd, Shokin sq., 1, bld. 7), [email protected]
Вниманию читателей журнала «Известия высших учебных заведений. Электроника»
Подписку на печатную версию журнала можно оформить:
• по каталогу «Периодические издания. Газеты и журналы» ООО «Урал-Пресс Округ» (подписной индекс 47570): https://www.ural-press.ru/catalog
• по объединенному каталогу «Пресса России» ООО «Агентство «Книга-Сервис» (подписной индекс 38934): https://www.akc.ru
• через Агентство «ПРЕССИНФОРМ»: http://presskiosk.ru/catalog
• ООО «Руспресса»: http://abcpress.ru/
• ООО «ГЛОБАЛПРЕСС»: [email protected]
• подписное агентство «Криэйтив Сервис Бэнд»: https://periodicals.ru/
• редакцию - с любого номера и до конца года: http://ivuz-e.ru
