CC BY
300
Методика моделирования цифровых узлов с использованием IBIS-моделей интегральных микросхем
Лемешко Н.В. РТУиС, МИЭМ e-mail: nlem83@mail.ru. т.8-915-231-17-47
В настоящее время моделирование стало неотъемлемой частью процесса разработки цифровых узлов. Ввиду постоянного увеличения тактовых частот обостряется проблема обеспечения целостности сигналов и внутрисистемной электромагнитной совместимости. Эти аспекты проектирования необходимо учитывать при разработке конструкции печатного узла, работоспособность которого в противном случае не гарантируется.
Моделирование позволяет эффективно решить данные задачи проектирования, избежать изготовления ряда промежуточных образцов аппаратуры и стадии доводки печатного узла. Функционирование цифрового узла (ЦУ) может быть рассмотрено и промоделировано с позиций реализации логических функций, а также с точки зрения протекания электрических сигналов. В последнем случае моделирование является мощным средством решения проектных задач, возникающих перед разработчиками цифровых узлов.
Вместе с тем, для получения максимально приближенных к реальности характеристик в процессе моделирования необходимо использовать модели, точно отражающие электрические свойства элементов печатного узла, в т.ч. интегральных микросхем (ИМС). Для моделирования распространения сигналов и обеспечения их целостности возможно использование двух основных подходов.
Первый из них предполагает использование при составлении схемы замещения ЦУ полных моделей ИМС. Его достоинством является максимальная приближенность модели к физически существующему образцу. К недостаткам следует отнести отсутствие в свободном доступе информации о схемотехнических решениях, примененных в ИМС, чрезвычайно высокую сложность полных моделей, высокие временные и трудозатраты.
Второй подход основан на том, что ИМС рассматривается как черный ящик. В этом случае используют не полные схемы замещения, а упрощенные модели. Принципы перехода от полных моделей, их редукция должны быть таковыми, чтобы
все сигнальные
выводы интегрального компонента при
макромоделировании имели электрические свойства, соответствующие с допустимой погрешностью физически существующему образцу.
Практика проектирования цифровых узлов показала, что для ИМС наиболее точными с точки зрения характеристики электрических свойств сигнальных выводов являются макромодели, построенные в стандарте IBIS.
IBIS (I/O buffers information specification, или информационная спецификация буферов ввода/вывода) представляет собой стандартизованную форму описания свойств сигнальных входов и выходов ИМС. IBIS-описания ИМС оформляются в виде специальных файлов, содержание которых строго структурировано и похоже на программу, написанную на языке программирования высокого уровня. Вместе с тем, данные файлы могут быть легко прочитаны специалистами, знакомыми с принципами построения спецификации. Жесткое структурирование позволяет использовать данные из этих файлов непосредственно в системах автоматизированного проектирования. Содержание IBIS-описания, структура моделей, случае их применения, типы и т.п. регламентированы специальным стандартом [1]. Необходимо отметить, что в настоящее время в IBIS-описании содержится наиболее полная справочная информация об электрических свойствах сигнальных выводов ИМС.
Выполненные теоретические исследования показали, что стандартные схемы замещения входных и выходных буферов не являются оптимальными, и своей собственной структурой ограничивают область их использования. Ввиду этого была разработаны новые модели, позволяющие использовать их при анализе большего числа практически значимых эффектов. Эти модели и будут рассмотрены ниже.
Буферы, связанные с сигнальными выводами ИМС, в IBIS-моделировании заменяются схемами, представленными на рис. 1 и 2.
+Vcc ri
E
A g g Сигнал
Вход L pkg R pkg
Рис. 1. Усовершенствованная lBlS-моделъ входного буфера ИМС
Управляющий
сигнал специальной ^ ^ формы
А^+Усс _ POWER_
Г-Х¥)='Ж С1атр
ср
3
0_
>—0 0-0
R_pkg Ь_ркд Выход С_сотр
_[Х1'1 Т С_ркд
Рис. 2. Усовершенствованная 1Е1$>-моделъ выходного буфера ИМС
Рассмотрим рис.1 и рис.2. Здесь С_рк^, Ь_рк§ и Я_рк§ представляют собой физические характеристики вывода ИМС — емкость «на землю», индуктивность и активное сопротивление. По Госстандарту при описании конкретной ИС можно задавать как одинаковые для всех выводов параметры (при задании характеристик корпуса), так и индивидуально. Как правило, эти характеристики одинаковые для всех выводов, поскольку с технологической точки зрения наиболее удобен корпус, в котором все выводы одинаковы.
В качестве ОКБ_С1атр и РОШЕЯ_С1атр обозначены так называемые «антизвонные» диоды. Пока напряжение питания лежит в интервале от 0 до +Уее, оба диода заперты, и ток через них практически не течет. Но если напряжение выходит за этот интервал, то такой режим работы, как правило, аварийный, вызывает весьма существенный ток через один из диодов. В зависимости от типа логики при напряжениях на входе ИМС вне указанных пределов переходы полевых и биполярных транзисторов могут оказываться в инверсном режиме, что приведет к протеканию через переход достаточно большого тока. Этот ток необходимо также учитывать. В случае упрощения, а также при других типах логики эти диоды могут быть исключены из схем замещения. Диоды РОШЕЯ_С1ашр и ОКБ_С1ашр называют антизвонными, т.к. они гасят колебательные процессы, которые возникают при высоких частотах включения.
Емкость С_сотр отражает наличие инерционных свойств буферов. При этом емкость, как правило, рассматривается на шину заземления. Однако такой подход справедлив только в том случае, если индуктивность и сопротивление питающей шины невелики. В противном случае емкости входа (выхода) микросхемы не могут
быть объединены в одну эквивалентную, поскольку шины питания и заземления не будут замкнуты накоротко по переменному току.
В отдельных случаях обнаруживается необходимость включения параллельно емкости нелинейного сопротивления, которое отражает поведение входного буфера в статическом режиме при различном напряжении на нем. Это сопротивление не входит в стандартную модель, но может быть описано в рамках IBIS. Упрощение, предполагающее отсутствие сопротивления Rn, означает, что вход микросхемы не потребляет тока, что допустимо не для всех типов логики.
Кроме рассмотренных элементов моделей, на рис. 2 условно изображены два источника тока, которые обозначены как Pull_down и Pull_up. Их эквивалентные сопротивления меняются при переключении выходного буфера в противоположное логическое состояние, а в статическом режиме зависят только от напряжения на них. В режиме логической единицы эквивалентное сопротивление Pull_up мало, эквивалентное сопротивление Pull_down велико, в состоянии логического нуля сопротивление Pull_up велико, Pull_down — мало. Когда значение сопротивления Pull_up или Pull_down мало, ток через него зависит от напряжения на нем и моделирует выходную ВАХ соответственно в режимах логической единицы или логического нуля.
При построении модели ИМС последняя составляется из ряда схем замещения сигнальных буферов, объединенных общими потенциальными шинами питания и заземления. Помимо рассмотренных моделей, существуют более сложные схемы, моделирующие функционирование буферов с двухсторонней передачей битовых потоков, дифференциальные входы и выходы и т.п. Такие схемы замещения предложены в работе [2].
Исходя из такого подхода к макромоделированию электрических процессов в ИМС, можно сделать вывод о том, что для полноценной работы модели, построенной на основе IBIS, необходимо ввести некоторую объединяющую схему, которая в стандарте IBIS носит название логики уровня и активации. Однако ниже используется более точный, на наш взгляд, термин - идеальная внутренняя логика (ИВЛ) [3].
При моделировании ИВЛ представляет собой электрическую схему, которая выполняет над входными сигналами операции, схожие с логическими. Это позволяет реализовывать комбинационные и последовательностью логические функции.
Вместе с тем, построение схемы ИВЛ осложняется в силу разнообразия входных сигналов ИМС. В целях сведения всех входных напряжений к единому виду введем преобразование нормировки, которое осуществляется следующим образом:
• в интервале от уровня напряжения, соответствующего логическому нулю (УМ), до уровня, соответствующего логической единице (Утк), нормированное напряжение изменяется от 0 до 1 В пропорционально входному напряжению;
• при входном напряжении ниже УМ нормированное напряжение строго равно
0 В, при входном напряжении выше Утк нормированное напряжение строго равно 1 В (для неинвертирующего буфера).
На рис. 3 приведена структурная схема ЮК-модели ИМС с ИВЛ. Она предусматривает наличие схемы нормировки для каждого входного сигнального буфера. Выходные напряжения, формируемые ИВЛ, также являются нормированными, что позволяет использовать их для управления ключами в модели выходного буфера (рис. 2).
Для того чтобы на М выходах появились электрические сигналы, необходимо, чтобы внутренняя логика обеспечивала реализацию такого же количества функций N переменных. Для реализации этих функций в наиболее простом случае можно использовать М нелинейных управляемых источников напряжения. Можно полагать, что схема ИВЛ состоит из М независимых блоков, если она не выполняет функций последовательностных устройств и не имеет динамических входов.
I----------------------------------------------1
Рис. 3. Структурная схема 1Е1$>-модели ИМС с ИВЛ Ввиду резкого усложнения ИВЛ при повышении сложности выполняемых над нормированными напряжениями операций на последнюю, как правило, не возлагают сразу все функции, которые реализованы в ИМС. При моделировании ЦУ на основе
ИМС со сложными алгоритмами работы функции, выполняемые внутренней логикой, изменяются некоторое количество раз, что позволяет установить работоспособность ЦУ и степень взаимовлияния элементов схемы при заданной топологии печатного узла. Однако моделирование с использованием IBIS не дает возможности оценить правильность результатов логического проектирования устройства. Для этого следует использовать язык VHDL (либо аналогичные ему по назначению и возможностям) и соответствующие САПР.
Согласно существующим теоретическим представлениям о принципах функционирования цифровых ИМС, сигналы на выходах могут измениться лишь спустя некоторое время после поступления управляющих воздействий. Если в ИВЛ не заложить моделирование задержки распространения сигналов, то в этом случае макромодель ИМС будет обладать свойством «феноменального» быстродействия, которое противоречит здравому смыслу. Реальные задержки сигналов при прохождении их через ИМС обусловлены не только перезарядкой входных и выходных емкостей, но и процессами, протекающими в вентилях внутри ИМС, например, в низковольтном ядре процессора. Эти задержки могут быть разными для одной и той же пары «вход-выход», т.к. они зависят от алгоритмов и предсостояния ИМС до прихода управляющего входного воздействия.
Структурная схема ИВЛ с учетом вышеизложенного и в предположении независимости времен задержки показана на рис. 3. В общем случае схема ИВЛ состоит из M блоков, в каждый из которых поступает N нормированных напряжений. При этом среднее значение запаздывания различно для данного выхода и зависит от того, на каком входе происходит переключение. Таким образом, всего в IBIS-модели ИМС с ИВЛ необходимо использовать максимум N ■ M схем задержки.
Рис. 3. Структура ИВЛ со схемами задержки в общем случае На рис. 3 СЗ/ — это схемы задержки, они в общем случае обеспечивают разное запаздывание сигнала. Использование модификаций схем задержки возможность промоделировать все необходимые средние запаздывания распространения сигналов для каждой пары «вход-выход». Один из вариантов схем задержек показан на рис. 4.
Т1_1
то, го ^ ^
Рис. 4. Схема для моделирования задержки распространения Схема состоит из линейного развязывающего источника напряжения, управляемого напряжением (ИНУН) Е1, линии задержки без потерь ТЫ, нагруженной на согласованное сопротивление Я1, и развязывающего линейного ИНУН Е2. Время задержки ТБ, задаваемое пользователем при моделировании, равно среднему времени распространения /ср. Сигнал на выходе схемы будет точно таким же, как и на входе, но сдвинутым во времени на /ср. Отметим, что в зависимости от того, откуда и куда поступают сигналы со схемы задержки, из нее могут быть исключены ИНУН Е1 и Е2 либо один из них.
Таким образом, усовершенствованные 1Б18-модели ИМС представляют собой электрические схемы, составленные из схем замещения сигнальных буферов и объединяющих их идеализированных цепей ИВЛ. Идеальная внутренняя логика оперирует с нормированными сигналами, являющимися формой представления логических переменных. Практическое использование таких моделей имеет свою специфику, которая отражена в предлагаемой ниже методике моделирования цифровых узлов (ЦУ) с использованием ЮК-моделей ИМС.
На рис. 5 показана схема алгоритма предлагаемой методики с использованием нормированных электрических сигналов. Разработка схем замещения буферов ИМС выполняется на основе их 1Б18-описания по известным методикам. Формирование моделей ИМС начинается с составления схем замещения буферов; номиналы элементов этих схем задаются в соответствии со спецификацией на ИМС, которая определяет в т.ч. назначение выводов и типы моделей буферов (входы, выходы и т.д.).
Затем разрабатывается структура ИВЛ для ИМС с учетом особенностей их функционирования и схемы замещения ИВЛ, которыми также дополняют модели ИМС. Отметим, что в зависимости от сложности алгоритма функционирования ИМС схема ИВЛ может иметь разную сложность. Однако на практике, как отмечалось выше, обычно стремятся максимально упростить схему ИВЛ, не возлагая на неё особо сложные функции. Получение всех требуемых результатов моделирования достигается многократным изменением структуры ИВЛ для обеспечения всех необходимых переключений на выходах ИМС.
Рис. 5. Схема алгоритма методики моделирования цифровых узлов с применением 1Е18-моделей ИМС
Схема замещения ЦУ формируется из разработанных моделей ИМС и моделей других элементов, входящих в состав ЦУ. На этапе составления общей схемы замещения ЦУ возможен учет влияния его конструкции. Моделирование ЦУ с использованием ЮК-моделей и нормированных сигналов предполагает, как правило, многократное изменение структуры ИВЛ для обеспечения получения всех необходимых результатов. Это относится и к оценке целостности сигналов на этапе топологического проектирования ЦУ.
Если в результате выполнения моделирования его задачи не будут достигнуты, т.е. при данной структуре ИВЛ ИМС нельзя промоделировать все интересующие разработчика функции ЦУ, то в этом случае изменяют структуру ИВЛ ИМС. Её периодическое изменение должно быть направлено на обеспечение моделирования всех необходимых функций. Моделирование ЦУ завершают при решении поставленных задач.
Предложенный алгоритм отличается от известных тем, что предполагает использование новых ЮК-моделей ИМС, в которых используется идеальная внутренняя логика, т.е. усовершенствованные ЮК-модели интегральных микросхем.
Результаты, полученные при моделировании ЦУ с использованием ЮК-моделей ИМС, являются основанием для корректировки топологии печатного узла с целью обеспечения целостности сигналов и оценки режимов работы электрорадиоэлементов печатного узла.
В заключение отметим перспективы развития ЮК-моделирования и сопряженных с ним вопросов, которые настоятельно требуют развития.
• Разработка методики построения макромоделей ЦУ, подобных ЮК-моделям, для цифровых узлов в целях их моделирования в составе систем.
• Разработка ряда вопросов в методике идентификации параметров моделей ключей выходного буфера.
• Обеспечение адекватности ЮК-моделей с точки зрения моделирования потребляемых ИМС через потенциальные шины токов, моделирование шумов переключения внутренних ключей ИМС.
• Разработка принципов редукции ЮК-моделей входного и выходного каскадов в целях упрощения моделей.
• Совершенствование ИВЛ с целью реализации более сложных функций.
Кроме того, предполагается, что реализация приложенного здесь феноменологического философского подхода для построения макромоделей других объектов и устройств радиотехники может дать ощутимые теоретико-практические результаты.
Литература
1. www.eia.org, IBIS-standart, ver. 4.2C. — IBIS open forum, 2004. — 117 с.
2. Кечиев Л.Н., Лемешко Н.В. Моделирование цифровых устройств с использованием IBIS-описания интегральных схем. — М.: МИЭМ, 2006. — 243 с.
3. Кечиев Л.Н., Лемешко Н.В. Использование IBIS-моделей для создания виртуальных прототипов электронных устройств. — Технологии приборостроения, №2 (14) — М.: Издательский дом «Технологии», 2005. — с.41-52.
