CC BY
130
УДК 621.3.049.77
КОНТРОЛЬ ЭФФЕКТИВНОСТИ МЕТОДОВ ОБЕСПЕЧЕНИЯ ЦЕЛОСТНОСТИ СИГНАЛОВ ПРИ ПРОЕКТИРОВАНИИ СОВРЕМЕННЫХ ВЫСОКОПРОИЗВОДИТЕЛЬНЫХ ВЫЧИСЛИТЕЛЬНЫХ УСТРОЙСТВ М.В. Хорошайлова, Ю.С. Балашов, А.И. Мушта
В данной статье рассмотрены вопросы разработки и реализации IBIS-моделей для высокочастотных сверхбольших интегральных схем (СБИС), предложены математические модели для их описания. Рассмотрена целесообразность IBIS в моделировании цифровых устройств. Дана оценка различным САПР, позволяющим проверить синтаксис и оценить правильность работы IBIS-модели
Ключевые слова: Spice-модели, топологическое проектирование, вольтамперная характеристика, цифровые устройства, схемотехнические решения
Постановка задачи. С ростом рабочих частот цифровых микросхем, их времени переключения и крутизны фронтов важность учета паразитных эффектов печатных плат существенно возрастает. Возникает проблема целостности сигналов. Для описания свойств входных и выходных цепей микросхем, требуемых при анализе целостности сигналов, используется специальный класс IBIS-моделей (I/O Buffer Information Specification - Спецификация буфера ввода/вывода информации) [1].
Учет паразитных эффектов, конфигурирование микросхемы для получения правильных состояний на выходах, точное определение высокоскоростных передаточных характеристик и данных, изменяющихся в процессе её функционирования -целесообразность разработки IBIS-модели.
Отечественные разработчики микросхем, как правило, не предоставляют такие модели для разрабатываемых ими элементов, хотя, с учетом разработок (достигающих сотни мегагерц) подошли к этой проблеме. В этой связи возникают задачи, во-первых, создания таких моделей для отечественных компонентов и, во-вторых, включения их в системы моделирования устройств на печатных платах.
IBIS-модели используются для анализа целостности сигналов и перекрестных искажений в цифровых ПП. Это формат внешнего описания электронного устройства как «черного ящика» без учета его внутренней структуры и особенностей функционирования. Упрощенно этот формат можно описать, как попытку представить интегральную микросхему в виде резистивной матрицы из комплексных сопротивлений.
Как правило, IBIS-модели получаются на основе знаний вольтамперной характеристики для различных логических состояний выводов по постоянному току, паразитных параметров корпуса и
Хорошайлова Марина Владимировна - ВГТУ, магистрант, тел. 8-920-4151565
Балашов Юрий Степанович - ВГТУ, д-р физ.-мат. наук, профессор, тел. 8-909-2137747
Мушта Александр Иванович - ВГТУ, канд. техн. наук, доцент, тел. 8-919-1856830
передаточных характеристик на идеальной резистивной нагрузке. Такой подход означает, что получить IBIS-модель можно либо выполнив ряд тестовых измерений при соответствующих условиях, либо выполнив полное SPICE-моделирование внутренней схемы устройства [2].
Реализация задачи.
Алгоритм создания IBIS-моделей
Для учета возможного разброса параметров микросхем в IBIS модели закладываются номинальные, минимальные и максимальные значения параметров. Для определения параметров моделей используются два метода. Первый из них, практикуемый в зарубежных компаниях, - это использование подробной SPICE модели анализируемой микросхемы для расчета требуемых статических и динамических характеристик с дальнейшей генерацией IBIS модели. Второй метод - создание моделей на основе результатов измерений и обработки характеристик реальных микросхем. Ниже приведен пример процесса создания IBIS-моделей на основе результатов измерения:
1) Анализ микросхемы:
- температурного диапазона, технологических разбросов, определение диапазона напряжений питания;
- выбор требуемой версии. Так как в модели используются номинальные, минимальные и максимальные значения параметров, то на данном шаге определяют, при каких условиях наблюдаются эти значения соответствующих параметров схемы. Традиционно анализ выполняется при разных питающих напряжениях, температурах среды.
2) Измерение требуемых наборов статических и динамических характеристик входных цепей и выходных каскадов данной микросхемы при обеспечении на входах и выходах требуемых логических состояний. При оценке характеристик диапазон напряжений считается, что максимально возможное напряжение равно удвоенной величине источника питания - с учетом максимального положительного отражения от «длинной линии», которой является трасса на печатной плате. Минимальное значение напряжения равно напряжению
питания, но со знаком «минус» для учета максимального отрицательного отражения от «длинной линии». Для питания +5В максимальный диапазон составляет от -5 до + 10В [3].
3) Выбор минимальных и максимальных значений для значений Pulldown, Pullup, Ramp (эти значения получают на основе проведенных измерений ВАХ). Как правило, значения для R_pkg, L_pkg, C_pkg берутся из Spice - модели, если таковые отсутствуют, то их измеряют в специальных измерительных стендах, рассчитанных на большое количество выводов микросхемы и учитывающие собственные паразитные сопротивления.
4) Форматирование полученных данных в соответствии с требованиями IBIS моделей.
5) Контроль правильности разработанного IBIS-файла.
Завершающим этапом в разработке IBIS-модели является проверка правильности синтаксиса. Для этого можно использовать IBIS Development studio (IBISDS), способной просматривать, редактировать и проверять IBIS модели в графическом или текстовом режиме.
Для того чтобы использовать IBIS в симуляторе целостности сигналов, часто необходимо преобразовать IBIS формат в формат понятный симулятору. IBISDS содержит программу ibis2xtk, которая позволяет преобразовать IBIS файл для симулятора целостности сигналов Mentor Graphics XTK
Достоинства и недостатки IBIS-модели
К достоинствам IBIS можно отнести сравнительную простоту, точность моделей, а также универсальность в части решения сопутствующих топологическому проектированию задач. Кроме того, IBIS-модели обеспечивают сохранность коммерческой тайны об использованных в ИС схемотехнических решениях при передаче информации орга-низациями-производителями ИС разработчикам ЦУ. С помощью современных САПР, в которых используются IBIS-модели, не всегда удается в полной мере решить задачу анализа целостности сигналов на ПП, поскольку модели буферов в составе единой ИМС функционируют раздельно, независимо друг от друга. В частности, системы автоматизации топологического проектирования типа PCAD 200x не позволяют моделировать взаимосвязанное изменение логических состояний на выходах ИМС при переключении на входах и наводки на другие сигнальные проводники, порождаемые такими переходными процессами. Это является основным и существенным недостатком разработанных ранее моделей. Кроме того, общий обзор IBIS показал недостаточность проработки вопросов внедрения IBIS-моделей в практику проектирования ЦУ и экспериментального определения характеристик ИМС в целях построения IBIS-описания ИМС [4].
Структура и состав IBIS-модели
В состав описания IBIS - модели входят структурные элементы GND Clamp, Power Clamp, Pullup и Pulldown, Ramp [4], представленные на рис. 1.
Входной
сигнал
□н
Входные
цепи
POWER Clamp l-V Pullup (or V-t) Ramp up
GND Clamp l-V Pulldow n (or V-t) Rsmp down
_L C_comp_pd / де
напряжение
питания
C_comp_pu І де
X
корпус ±
Рис. і. Состав IBIS-модели
GND Clamp - вольт амперные характеристики входных защитных диодов между входом и землей.
POWER Clamp - вольт амперные характеристики входных защитных диодов между входом и питанием.
Pulldown - характеристики выходной части схемы между выходом и землей, когда схема переведена в состояние логического нуля на выходе.
Pullup - характеристики выходной части схемы между выходом и питанием, когда схема переведена в состояние логической единицы на выходе.
Ramp - скорость переключения описываемой схемы из 0 в і и из і в 0.
Рис. 2. Пять элементов в IBIS-модели
Блоки 1 и 2 показывают транзисторы, которые моделируются в DC I/V таблицах под ключевыми словами [Pullup] и [Pulldown], которые подтягивают вверх и вниз транзисторы в стандарте TTL или КМОП I/O выходные буферы.
Блок 1 [Pulldown] показывает информацию, содержащую минимальные и максимальные значения для напряжения. [Pulldown] в таблице IBIS определяется как напряжение от -VCC до 2VCC.
Блок 2 [Pullup] показывает информацию, моделирующую характеристики буфера при действии высокого напряжения. Напряжение изменяется в диапазоне от -Vcc до Vcc.
Блок 3 (ключевые слова [GND_clamp] и [Pow-er_clamp]), которые содержатся в DC I/V таблице, представляют электростатический выход или фиксирующие диоды. Если диоды не представлены в устройстве, то ключевые слова [GND_clamp] и [Power_clamp] могут быть опущены.
Блок 4 ([Ramp]) определяет время перехода на выходе и переключается из одного состояния в другое.
Блок 5 представляет собой панель и блок паразитных параметров выходного буфера.
Для простоты, описание основано на выходном буфере одного устройства, упрощенная схема которого показана на рис. 3. Для этой структуры, настоящие макромодели обеспечивают поведенческое описание выходного каскада только при упрощенном предположении об идеальном предварительном каскаде. Они концентрируются на описании выхода и порта внешнего источника тока ^ (1) и 12(1) соответственно. В качестве примера, модель структуры выходного порта состоит из следующих двух частей модели
^(1) = ^тн(у1,у2,1) 1н(у1,у2Д) +
+ ^^(у1,у2,1)-1ь(у1,у2,1) (1)
где 1н и ^ являются подмоделями учета для устройства поведения в логике высокого и низкого состояния, соответственно, и изменяющихся во времени функции WH(t) и WL(t), играют роль входного сигнала у2(1) и обеспечивают переход между двумя подмоделями, т.е. переключение между двумя логическими состояниями. Аналогичное соотношение справедливо и для тока ^0) Подмодель 1н и ^ может быть получена либо из упрощенных представлений эквивалентной схемы или метода идентификации и параметрической связи [5].
PRE-DRIVER OUTPUT BUFFER
цифровых интегральных схем с соответствующими электрическими величинами
Используются верифицированные модели, эффективность применения которых подтверждена для системного уровня моделирования целостности сигналов на уровне печатной платы.
Модели описывают, что изменение внешнего напряжения питания мало, что не позволяет моделированию укладываться в системе пакета (81Р) устройства, где колебание напряжения может быть порядка 30% от номинального значения напряжения питания.
Для того чтобы обеспечить расширенную модель поведения для многопортовой базовой структуры рис. 3, используется известная модель
['I (0 = ^10*|.
у2{1) = Fг{v^,v 2, ,1'4,0
|13<Г) = Г3(у11у5 ,уа,у4,Г)
(0 = ^'4 (У15 У2 > ^ з ^4 > 0
где
• F1 и F2 функции для счета нелинейного динамического поведения выходного каскада из буфера. Они описываются моделью представления, как одна из экв. (1) где разные части, т. е. iH и iL и весовые сигналы wH и wL, были соответствующими изменениями, как для учета больших колебаний значений мощности питающего напряжения. Кроме того, в зависимости возможны различные формы входного сигнала встроены в определении весовых сигналов wH и wL. Механизм порога обнаружения также представлен для синхронизации эффектов статического питания значения на состоянии переключения.
• F3 и F4 для учета тока и входного порта текущего предварительного каскада и определяют динамические параметрические модели.
Анализ систем автоматизированного проектирования, поддерживающих IBIS-модели. Системы автоматизированного проектирования электронных средств (САПР ЭС) - основной инструмент проектировщика электронной аппаратуры. Одно из главных направлений развития современных САПР - расширение состава проектных задач, решение которых поддерживает система. Одной из важнейших задач проектирования ЭС является анализ целостности сигналов (SIA - Signal Integrity Analysis).
Успешно выполненный анализ электрической схемы еще не гарантирует правильного функционирования разрабатываемого устройства, поскольку на этом этапе не учитывалось влияние параметров конструкции ЭС, которое можно оценить и внести в проект необходимые изменения на этапе посттопологического анализа. Большинство современных САПР ЭС содержат программные средства для решения этой проектной задачи [6].
Анализ целостности сигналов заключается в оценке влияния конструкции спроектированной печатной платы и конструкции блока на электрические характеристики электронных средств (ЭС). Оценка этого влияния предполагается в маршруте проектирования электронного узла, в котором следующие этапы схемотехнического моделирования и разработки конструкции печатной платы разделены:
- моделирование электронной схемы без учета паразитных эффектов реальной печатной платы (схемотехническое моделирование);
- моделирование электронной схемы с учетом предполагаемых параметров проектируемой печатной плате (предтопологический этап проектирования).
- конструкторская разработка печатной платы.
-повторное моделирование ЭС с учетом конструктивных параметров платы (и, возможно, корпуса) и паразитных эффектов ее элементов (пост-топологический этап проектирования).
Далее представлены САПР различных фирм, позволяющие моделировать целостность сигнала и содержащие встроенные библиотеки IBIS-файлов.
1) САПР Altium Designer поддерживает решение перечисленных выше проектных задач, со-
держит программный модуль анализа целостности сигналов Signal Integrity;
2) САПР Mentor Graphics. Для предтопологи-ческого и посттопологического анализа высокоскоростных печатных плат и многокристальных модулей (МСМ), служат программные продукты ^perLynx. IBIS Библиотекарь организует и проверяет модели устройства для использования в моделировании линии электропередач в Signal Vision и Signal Analyzer.
3) САПР Advanced Design System (ADS)
Система автоматизированного проектирования ADS компании Agilent помогает разработчикам решать многоплановые проблемы проектов со смешанными сигналами (аналоговыми и цифровыми), от высокочастотных до цифровых и до полосы частот видеосигнала. Группы разработчиков могут быстро исследовать совокупность идей и затем промоделировать электрические и физические характеристики наиболее перспективных проектов[7].
4) Платформа ALLEGRO компании Сadence При создании модели в первую очередь учитываются уже существующие (фиксированные) сегменты соединений - например, если используется заданная серия микросхем или определенный тип корпуса. Для заранее определенных сегментов основная задача - создание адекватной модели. Если буферные элементы ввода/вывода заданы, то их характеристики уже должны существовать как часть проекта ИС или IP-библиотеки. [В]
Заключение.
* Показана целесообразность и необходимость использования IBIS-моделей при моделировании цифровых устройств.
Воронежский государственный технический университет
*Предложены математические модели для описания IBIS.
* Предложен алгоритм разработки и реализации моделей.
* Установлен рейтинг различных САПР по критериям проверки синтаксиса разрабатываемых моделей и оценки достоверности их работ.
Литература
1. К.О. Петросянц, И.А. Харитонов, Создание IBIS моделей цифровых микросхем с учетом воздействия внешних факторов ФГУП «Всероссийский НИИ Автоматики им. Н. Л. Духова»
2. Джон Пауэлл, Как разрабатывать IBIS-модели / EDA EXPERT, #10(73), декабрь, 2002, стр. 63 - 65
3. Michael Mirmak IBIS Modeling Cookbook // Intel Corporation, Government Electronics and Information Technology Association and The IBIS Open Forum.-2005. -URL: http://www.eda.org/ibis/
4. I.S. Stievano, C. Siviero, F.G. Canavero, I. A. Maio Behavioral Models of Input/Output Buffers Including Core Noise Coupling / SPI 200В
5. Кечиев Л. Н., Лемешко Н. В. Моделирование помех в шинах питания цифровых устройств на основе IBIS-описания интегральных схем / журнал «Технологии ЭМС». - 1(16). - 2006 г.
6. Леонов А. П. О подходе к выбору инструмента для автоматизированного проектирования печатных плат: Препринт ИФВЭ 2000-1В. - Протвино, 2000. - 12 с.
7. Асланянц В. Р. Анализ целостности сигналов: практикум/ В. Р. Асланянц; Владим. гос. ун-т. - Владимир: Изд-во Владим. гос. ун-та, 2011. -124 с.
В. А. Комков, Г. Хренов, Кристалл-корпус-печатная плата. Проектирование соединений: ЭЛЕКТРОНИКА: Наука, Технологя, Бизнес 7/2005
CONTROL EFFECTIVE METHOD OF INTEGRITY SIGNALS FOR DESIGN OF HIGH-PERFORMANCE COMPUTING DEVICES М.V. Khoroshaylova, Yu.S. Balashov, A.I. Mushta
This article describes the development and implementation of the IBIS-models for high-frequency ultra-large of integral circuits (VLSI), A mathematical model for describing them. The expediency in IBIS of modeling digital devices. The estimation of the different CAD systems, allowing syntax check and assess the correctness of the IBIS-model
Key words: Spice-model, topological design, current-voltage characteristics, digital devices, circuit solutions
