CC BY
9
ТЕХНИЧЕСКАЯ ДИАГНОСТИКА И КОНТРОЛЕПРИГОДНЫЕ СИСТЕМЫ
УДК 004.052.42+681.518.5
КОДЫ С СУММИРОВАНИЕМ ВЕСОВЫХ КОЭФФИЦИЕНТОВ РАЗРЯДОВ ИНФОРМАЦИОННЫХ ВЕКТОРОВ В КОЛЬЦЕ ВЫЧЕТОВ ПО ПРОИЗВОЛЬНОМУ МОДУЛЮ ДЛЯ СИНТЕЗА ЦИФРОВЫХ ВЫЧИСЛИТЕЛЬНЫХ УСТРОЙСТВ
ЕФАНОВ Дмитрий Викторович, д-р техн. наук, доцент, член Института инженеров электротехники и электроники (IEEE member), действительный член Международной академии транспорта, заместитель генерального директора по научно-исследовательской работе1, профессор2,3; e-mail: TrES-4b@yandex.ru
ПАШУКОВ Артем Валерьевич, старший преподаватель, аспирант кафедры3; e-mail: art_pash@mail.ru 1ООО НТЦ «Комплексные системы мониторинга», Санкт-Петербург
2Санкт-Петербургский политехнический университет Петра Великого, Высшая школа транспорта, Института машиностроения, материалов и транспорта, Санкт-Петербург
3Российский университет транспорта (МИИТ), кафедры «Автоматика, телемеханика и связь на железнодорожном транспорте», Москва
Рассматриваются особенности кодов с суммированием весовых коэффициентов разрядов информационных векторов в кольце вычетов по произвольному модулю. Установлены характеристики обнаружения ошибок данным классом кодов и некоторые закономерности, связанные с использованием конкретных значений модулей и весовых коэффициентов. Показано, что число различных взвешенных кодов с суммированием ограничено, однако существует большое число способов их построения для каждого значения числа разрядов в информационных векторах. Приводится алгоритм получения разрядов контрольных векторов рассматриваемых кодов, примеры их построения, описан способ подсчета числа необнаруживаемых ошибок в информационных векторах. Определены свойства кодов с суммированием весовых коэффициентов информационных векторов в кольце вычетов по произвольному модулю, учет которых может быть полезен при решении задач технической диагностики, синтеза самопроверяемых и отказоустойчивых цифровых устройств и устройств с контролепригодными структурами. Описан подход к синтезу кодеров любых взвешенных кодов с суммированием на основе сумматоров двоичных чисел по установленному модулю. Приводятся некоторые результаты экспериментов по анализу обнаруживающих способностей рассматриваемых кодов в схемах встроенного контроля тестовых комбинационных устройств. Полученные в работе результаты носят универсальный характер и не ориентированы на применение только с одной элементной базой реализуемых устройств, что делает их полезными не только в настоящее время, но и в будущем.
Ключевые слова: отказоустойчивые цифровые системы; контролепригодные устройства; самопроверяемые схемы встроенного контроля; код с суммированием; взвешенный код с суммированием; суммирование в кольце вычетов по произвольному модулю; обнаружение ошибок в информационных разрядах; свойства взвешенного кода с суммированием.
DOI: 10.20295/2412-9186-2022-8-02-198-217
см о
(М
т
< ▼ Введение
о
| При разработке устройств и систем критиче-
^ ского применения как в промышленности, так
™ и на транспорте широко применяются методы
§ синтеза контролепригодных, самопроверяемых
ф и отказоустойчивых структур [1—5]. Все эти
ш
© методы базируются фактически на внесении
структурной, информационной или временной избыточности для получения того или иного свойства разрабатываемого устройства или системы. Часто это делается с применением методов теории информации и кодирования.
Одними из повсеместно используемых при синтезе надежных цифровых систем кодами
являются коды с суммированием [6—10]. Их широкое применение обусловлено простотой реализации кодирующего и декодирующего оборудования, а также сравнительно малой избыточностью.
Существует большое разнообразие кодов с суммированием [11, 12], особое место среди которых занимают коды, при формировании которых информационным разрядам ставятся в соответствие весовые коэффициенты (веса), — некоторые натуральные числа, что позволяет установить неравноправие между этими разрядами. Такие коды относятся к взвешенным кодам с суммированием.
Одной из первых работ, в которой описаны взвешенные коды с суммированием, является статья Джея Бергера [13]. В ней операция взвешивания введена для получения кода с суммированием, более эффективно обнаруживающего ошибки в области малой их кратности, чем классический код с суммированием (код Бергера). Информационным разрядам ставятся в соответствие веса из натурального ряда чисел за исключением степеней числа 2: то есть числа из последовательности 3, 5, 6, 7, 9, 10 и т. д. Такой взвешенный код обнаруживает все однонаправленные (монотонные) ошибки, а также все одно- и двукратные ошибки. Однако взвешенный код Бергера обладает высокой избыточностью, что ограничивает его применимость на практике. Например, при построении устройств с кон-тролепригодными структурами и при построении схем встроенного контроля логических устройств использование взвешенного кода Бергера приводит к внесению весомой аппаратурной избыточности, сравнимой с дублированием (и даже превосходящей ее!) [11, 12]. В [14] Джеем Бергером описан еще один способ построения кода, подразумевающий взвешивание коэффициентами из последовательности возрастающих степеней числа 2 подряд расположенных разрядов, что дает код, обнаруживающий пачки ошибок. Длину пачки обнаруживаемых ошибок определяют на этапе построения кода. Такой код также имеет большую избыточность, а его применение при решении задач синтеза цифровых устройств из-за этого ограничено.
В технической диагностике цифровых вычислительных устройств и систем применяются коды с суммированием с различными, но наперед заданными, значениями весовых коэффициентов [15] и коды с суммированием весовых коэффициентов в кольце вычетов по заданному модулю [16].
Важными для задач технической диагностики цифровых устройств являются результаты исследований обнаруживающих характеристик взвешенных кодов с суммированием в информационных векторах. Например, при синтезе СВК по взвешенным кодам с суммированием часто информационные разряды отождествляют с выходами объекта диагностирования, а контрольный вектор формируют в самих технических средствах диагностирования, чем физически разделяют информационный и контрольный векторы [11, 12]. Наиболее вероятная одиночная неисправность может в таком случае возникать только в объекте диагностирования либо только в технических средствах диагностирования. Последние строятся самопроверяемыми, что позволяет обнаруживать неисправности сразу же в то время, когда они возникают [17]. Неисправности же объекта диагностирования приводят к возникновению ошибок в информационных векторах. Ошибки могут иметь разную кратность (число искажаемых разрядов) и различные виды (по числу сочетаний искажений нулевых и единичных разрядов) [11]. На основании характеристик обнаружения ошибок в разрядах информационных векторов определяют и принципы синтеза технических средств диагностирования для построения устройств с обнаружением неисправностей [18—22].
Ранее в научных публикациях были освещены результаты исследований особенностей обнаружения ошибок в информационных векторах кодами с суммированием, при построении которых разрядам приписывались произвольные числа с ограничением избыточности кода избыточностью кодов Бергера [23, 24] и разнообразных кодов с суммированием с натуральной последовательностью весовых коэффициентов [25—28]. В [29] описаны особенности обнаружения ошибок кодами с суммированием в кольце вычетов по модулю М е {22,23,...,2 (т+1)1},
при построении которых неединичным весовым коэффициентом взвешивался только один информационный разряд. Анализ показывает, что неизученными оказались коды, при построении которых применяют суммирование значений весов в кольце вычетов по произвольному, наперед заданному, модулю. Изложению результатов их исследований и посвящена настоящая статья.
1. Особенности взвешивания разрядов при построении кодов с суммированием
Процедура взвешивания разрядов информационного вектора позволяет существенно расширить число способов построения кодов с суммированием по сравнению с операциями над невзвешенными разрядами [11, 12].
Взвешенный код с суммированием строится по следующим правилам:
1. Для заданного значения длины информационного вектора т определяется последовательность весовых коэффициентов, приписываемых
информационным разрядам: [м>] = [^т, wm_1,..., W2, w1] (весовой коэффициент является натуральным числом).
2. Устанавливается значение модуля
т
М е{2Д...,Жтах +1}, где Жтах = ^
w■
3. Подсчитывается число Ж = ^ , где
1=1
^ — значение /-го информационного разряда, / = 1, т .
4. Вычисляется наименьший неотрицательный вычет числа W по модулю М: W(modM).
5. Значение W(modM) записывается в к разрядах контрольного вектора в двоичном виде.
Введем обозначение рассматриваемого класса кодов — ЖХМ(т,к)-коды. При этом будем отдельно указывать последовательность весовых коэффициентов, используемую при их построении. Число контрольных разрядов в WSM(m,к)-кодах определяется значением модуля: к = М] . В табл. 1 приведены все значения наименьших неотрицательных
Таблица 1. Значения W(modM) для различных вариантов построения WSM(4,k)-кодов
Десятичный ИННЕ. W(modM)
номер вектора Гз "О о Е 5 8) "О о Е 5 7) "О о Е 5 6) "О о Е 5 5) "О о Е 5 4) "О о Е 5 3) "О о Е 5 2) "О о Е 5
0 0 0 0 0 0 0 0 0 0 0 0 0
1 0 0 0 1 1 1 1 1 1 1 1 1
2 0 0 1 0 2 2 2 2 2 2 2 0
3 0 0 1 1 3 3 3 3 3 3 0 1
4 0 1 0 0 2 2 2 2 2 2 2 0
5 0 1 0 1 3 3 3 3 3 3 0 1
6 0 1 1 0 4 4 4 4 4 0 1 0
7 0 1 1 1 5 5 5 5 0 1 2 1
8 1 0 0 0 3 3 3 3 3 3 0 1
9 1 0 0 1 4 4 4 4 4 0 1 0
10 1 0 1 0 5 5 5 5 0 1 2 1
11 1 0 1 1 6 6 6 0 1 2 0 0
12 1 1 0 0 5 5 5 5 0 1 2 1
13 1 1 0 1 6 6 6 0 1 2 0 0
14 1 1 1 0 7 7 0 1 2 3 1 1
15 1 1 1 1 8 0 1 2 3 0 2 0
вычетов, получаемые при построении WSM(4,ky кодов со значениями весовых коэффициентов [и4, Wз, w2, w1] = [3, 2, 2, 1].
Количество способов построения WSM(m,k)-кодов зависит от длины т информационного вектора и максимального значения суммарного
т
веса коэффициентов (числа Жтах wi ). Оно
равно Щпах, поскольку значение М может быть выбрано из множества М е {2,3,...,Жтах +1}. К примеру, в табл. 1 приведены все варианты формирования вычетов W(modM) при построении WSM(4,k)-кодов, для которых значения весовых коэффициентов равны [w4, Wз, W2, w1] = = [3, 2, 2, 1]. Для данных параметров могут быть построены №тах = 8 кодов. Фактически значения вычетов определяют конкретные контрольные векторы для каждого из информационных векторов.
Обнаруживающие свойства кода связаны с распределением информационных векторов между контрольными векторами (контрольными группами, соответствующими всем возможным вычетам) [11, 12]. Для рассматриваемых кодов такие распределения приведены в табл. 2.
Необнаруживаемой ошибка будет при условии возникновения перехода информационных векторов, принадлежащих одной и той же контрольной группе, друг в друга.
Ошибки характеризуются кратностью и видом [11]. Кратность й ошибки — это количество искажаемых при возникновении ошибки разрядов. Вид ошибки характеризуется соотношением числа искажаемых нулевых и единичных разрядов вектора. Выделяют одиночные, монотонные, симметричные и асимметричные ошибки. Одиночная, или однократная, ошибка возникает при искажении только одного разряда. Монотонная, или однонаправленная, ошибка происходит при искажении только нулевых или только единичных разрядов. Симметричная — при искажении равного числа нулевых и единичных разрядов. Асимметричная — при искажении и нулевых, и единичных разрядов, но неравного их количества. Для установления особенностей обнаружения ошибок различных кратностей и видов требуется анализ взаимных переходов друг в друга
Таблица 2. Распределение информационных векторов по значениям W(modM)
0 2 3 1 4 I 5 6 7 8
WS9(4,4)
0000 0001 0010 0011 0110 0111 1011 1110 1111
0100 0101 1001 1010 1101
1000 1100
WS8(4,3)
0000 0001 0010 0011 0110 0111 1011 1110
1111 0100 0101 1001 1010 1101
1000 1100
WS7(4,3)
0000 0001 0010 0011 0110 0111 1011
1110 1111 0100 0101 1001 1010 1101
1000 1100
WS6(4,3)
0000 0001 0010 0011 0110 0111
1011 1110 0100 0101 1001 1010
1101 1111 1000 1100
WS5(4,3)
0000 0001 0010 0011 0110
0111 1011 0100 0101 1001
1010 1101 1110 1000
1100 1111
WS4(4,2)
0000 0001 0010 0011
0110 0111 0100 0101
1001 1010 1011 1000
1111 1100 1101 1110
WS3(4,2)
0000 0001 0010
0011 0110 0100
0101 1001 0111
1000 1110 1010
1011 1100
1101 1111
WS2(4,1)
0000 0001
0010 0011
0100 0101
0110 0111
1001 1000
1011 1010
1101 1100
1111 1110
С
Начало
L
Ввод весовых коэффициентов [w] = [wm, ..., W2, Wi]
7
W=0
W
W \ 1
Осуществляется перебор способов получения значения Ж как сумм весовых коэффициентов
W=W+i
Нет
Да
1
Определяется количество наименьших неотрицательных вычетов чисел NW по модулю M: W (mod M)
Определяется число способов получения данного вычета число NW
Определяется число необнаруживаемых ошибок для каждой группы вычетов:
Определяется общее число необнаруживаемых кодом
ошибок:
J =м
Nmk = X 42j
_j=i_
с
Конец
Рис. 1. Алгоритм подсчета числа необнаруживаемых WSMm,k)-щцами ошибок в информационных векторах
информационных векторов, имеющих одинаковые контрольные векторы. Такой анализ позволяет подсчитать точное число ошибок в информационных векторах WSM(m,к)-кодов, классифицируя их по видам и кратностям.
Важной особенностью WSM(m,К)-кодов является то, что коды, при построении которых использован хотя бы один весовой коэффициент, значение которого кратно значению модуля M, не будут обнаруживать некоторую долю одиночных ошибок (не будут помехо-защищенными). Это вытекает из используемого способа построения кода, так как M (modM) = 0, где i — произвольное целое число. Например, читатель может обратить
внимание на контрольную группу №0 для №33(4,2)-кода и сравнить информационные векторы <0000> и <1000>. Расстояние Хэм-минга между ними d = 1, а значит, в число необнаруживаемых добавляются две однократные ошибки. Вообще из рассматриваемых в примере кодов не будут помехозащищен-ными »52(4,1) и »$3(4,2) коды.
Число необнаруживаемых »5М(т,£)-кодами ошибок можно подсчитать по алгоритму, приведенному на рис. 1.
Продемонстрируем работу алгоритма подсчета числа необнаруживаемых ошибок на примере №35(4,3)-кода с весами \у!А, Wз, W2, w1] = = \3, 2, 2, 1].
At., J = i,M
Вес Ж = 0 может быть получен только для вектора <0000>. Вес Ж= 1 формируется также только для одного вектора, для которого единице равен разряд с весом и! Вес Ж = 2 может быть получен двумя вариантами: при равенстве единице разрядов с весами И2 или и^ Вес Ж= 3 получается несколькими способами: 1) как сумма коэффициентов и1 + И2 и и1 + Из; 2) как коэффициент И4. Вес Ж= 4: и1 + И4, либо И2 + Из. Вес Ж = 5: И! + и2 + и3, либо и2 + и4, либо и3 + и4. Вес Ж = 6: И! + и2 + и4, либо И! + и3 + и4. Вес Ж = 7: и2 + И3 + и4. Вес Ж = 8: и1 + и2 + И3 + и4. Таким образом, перебраны все варианты сумм весовых коэффициентов, число которых равно
т
^ С'т = 2т . Число вариантов формирования
1=0
каждого значения Ж приведено в табл. 3.
Для подсчета общего числа необнаружи-ваемых ошибок требуется определить только число вычетов по установленному модулю М. В данном случае М= 5. С учетом того, что 5(mod5) = 0, 6(mod5) = 1, 7(mod5) = 2, 8(mod5) = 3, требуется добавить число вариантов получения вычетов из строк 5, 6, 7 и 8 соответственно в строки 0, 1, 2 и 3. Конечный вариант определения числа различных наименьших неотрицательных вычетов представлен в табл. 4.
Фактически каждая строка табл. 4 соответствует контрольной группе рассматриваемого Ж55(4,3)-кода. Число необнаруживаемых ошибок для каждой контрольной группы определяется числом размещений из qj по 2 (А2 ), где qj — число вычетов в у-ой строке, у = 1,М , поскольку для каждой пары информационных векторов рассматривается двунаправленный переход (переход одного вектора в другой и наоборот). Общее же число необнаруживаемых ошибок будет равно:
Таблица 3. Число вариантов подсчета каждого числа Ш
} =м
j =M
Nmk = 1 Aj =1 Ъ (
j=1
j=1
Для Ж55(4,3)-кода имеем: N43 = 4 ■ 3 + 3 ■ 2 + + 3 ■ 2 + 4 ■ 3 + 2 ■ 1 = 12 + 6 + 12 + 2 = 38 необнаруживаемых в информационных векторах ошибок.
Аналогично можно определить число необна-руживаемых ошибок по их видам (монотонных,
Номер строки,} W Число способов формирования
1 0 1
2 1 1
3 2 2
4 3 3
5 4 2
6 5 3
7 6 2
8 7 1
9 8 1
Таблица 4. Число вариантов подсчета каждого
числа W(mod5)
Номер строки,} W(mod5) Число способов формирования
1 0 4
2 1 3
3 2 3
4 3 4
5 4 2
симметричных и асимметричных). Для подсчета числа необнаруживаемых ошибок требуется не только анализ числа способов формирования того или иного веса, но и расположения единичных разрядов для каждого вектора с одинаковым суммарным весом. Здесь его приводить не будем. Далее все подсчеты были автоматизированы и реализованы в специализированном программном модуле, реализованном при участии авторов.
2. Характеристики обнаружения ошибок WSM(m, к)-кодами
С увеличением значения модуля М существенно возрастает число способов взвешивания разрядов информационного вектора. К примеру, при М = 2 имеется один способ взвешивания разрядов; при М = 3 их становится больше — т + 1 и т. д.
В табл. 5—8 приведены характеристики обнаружения ошибок некоторыми ЖSM(m,k)-кодами со значением длины информационного вектора т = 4. Представлены данные для
Таблица 5. Характеристики 1/У52(4,1)-кода
[м] Ут,к ®т,к ат,к Nтк Распределение необнаруживаемых ошибок по кратностям ё
1 2 3 4
[1,1,1,1] 46,667 100 44,643 48,214 7,143 112 0 96 0 16
50 / 54 / 8 0 / 0 / 0 48 / 48 / 0 0 / 0 / 0 2 / 6 / 8
Таблица 6. Характеристики 1/У83(4,2)-кода
[м] Ут,к ит,к ит,к ат,к Ыт,к Распределение необнаруживаемых ошибок по кратностям ё
1 2 3 4
[1,1,1,1] 29,167 68,571 22,857 77,143 0 70 0 48 16 6
16 /54/0 0 / 0 / 0 0 / 48 / 0 16 / 0 / 0 0 / 6 / 0
[1,1,1,2] 29,167 68,571 40 34,286 25,714 70 0 48 16 6
28/24/ 18 0 / 0 / 0 24 / 24 / 0 4/0 / 12 0 / 0 / 6
[1,1,2,2] 29,167 68,571 48,572 28,571 22,857 70 0 48 16 6
34 / 20 / 16 0 / 0 / 0 32/16/0 0/0/ 16 2 / 4 / 0
[1,2,2,2] 29,167 68,571 40 34,286 25,714 70 0 48 16 6
28/24/ 18 0 / 0 / 0 24 / 24 / 0 4/0 / 12 0 / 0 / 6
[2,2,2,2] 29,167 68,571 22,857 77,143 0 70 0 48 16 6
16 /54/0 0 / 0 / 0 0 / 48 / 0 16 / 0 / 0 0 / 6 / 0
№32(4,1), №33(4,2), №34(4,2), №35(4,3) кодов. №32(4,1)-код — один. №33(4,2)-кодов — пять. №34(4,2)-кодов — 15. №35(4,3) — 35.
Увеличение модуля приводит к существенному росту числа способов взвешивания [30]. При этом необходимо заметить, что рассмотрены коды с учетом формирования полного множества информационных векторов, и при этом важно учитывать конкретное сочетание весовых коэффициентов, а не то, какие именно разряды взвешены какими числами. К примеру, последовательность [1, 2, 2, 3] дает точно такой же по характеристикам взвешенный код, что и последовательность [1, 3, 2, 2]. Всего имеется 12 способов взвешивания четырехразрядного вектора указанными числами. Таким образом, заведомо учтены особенности последовательностей весовых коэффициентов при построении кода с суммированием.
В характеристических таблицах приведены абсолютные величины и относительные. Рассчитано количество необнаруживаемых ошибок с классификацией их по кратностям и видам. В каждой ячейке таблицы для конкретной последовательности весов приведены: в верхней строке — количество ошибок данной
кратностью, в нижней строке — через косые черты числа необнаруживаемых монотонных, симметричных и асимметричных ошибок соответственно. Также рассчитаны относительные показатели обнаружения ошибок.
Показатель ут к — доля необнаруживаемых кодом ошибок (Йт к) от общего их количества в информационных векторах Оно рассчитывается по формуле:
N.
у тк = 100% = 100% •
'т,к N
N
т,к
2т (2т -1)'
Показатель Ъ>тк говорит о том, насколько близок рассматриваемый код к коду с наименьшим общим числом необнаруживаемых ошибок при заданных т и к [11]:
^т,к = 100%
Nтт 2т (2т"к - 1)
= 100%--Ь-
N
т,к
N
т,к
Чем ближе значение Ъ,тк к 100 %, тем ближе рассматриваемый код к оптимальному по критерию минимума числа Nmk при заданных т и к. Между коэффициентами ут к и Ъ,тк имеется зависимость, однако далее будем их
Таблица 7. Характеристики /54(4,2)-кода
[w] Ym,k ^m,k Um,k sm,k am,k Nm,k Распределение необнаруживаемых ошибок по кратностям d
1 2 3 4
[1,1,1,1] 23,333 85,714 3,571 96,429 0 56 0 48 0 8
2 / 54 / 0 0 / 0 / 0 0 / 48 / 0 0 / 0 / 0 2 / 6 / 0
[1,1,1,2] 20 100 25 50 25 48 0 24 24 0
12/24/ 12 0 / 0 / 0 0 / 24 / 0 12/0/ 12 0 / 0 / 0
[1,1,1,3] 23,333 85,714 42,857 42,857 14,286 56 0 48 0 8
24 / 24 / 8 0 / 0 / 0 24 / 24 / 0 0 / 0 / 0 0 / 0 / 8
[1,1,2,2] 20 100 33,333 41,667 25 48 0 24 16 8
16/20/ 12 0 / 0 / 0 8/16/0 8 / 0 / 8 0 / 4 / 4
[1,1,2,3] 20 100 41,667 16,666 41,667 48 0 24 24 0
20/8/20 0 / 0 / 0 16 / 8 / 0 4 / 0 / 20 0 / 0 / 0
[1,1,3,3] 23,333 85,714 60,714 39,286 0 56 0 48 0 8
34 /22/0 0 / 0 / 0 32 /16/0 0 / 0 / 0 2 / 6 / 0
[1,2,2,2] 20 100 50 50 0 48 0 48 0 0
24 / 24 / 0 0 / 0 / 0 24 / 24 / 0 0 / 0 / 0 0 / 0 / 0
[1,2,2,3] 20 100 37,5 20,833 41,667 48 0 24 16 8
18 / 10 / 20 0 / 0 / 0 16 / 8 / 0 0/0/ 16 2 / 2 / 4
[1,2,3,3] 20 100 41,667 16,666 41,667 48 0 24 24 0
20/8/20 0 / 0 / 0 16 / 8 / 0 4 / 0 / 20 0 / 0 / 0
[1,3,3,3] 23,333 85,714 42,857 42,857 14,286 56 0 48 0 8
24 / 24 / 8 0 / 0 / 0 24 / 24 / 0 0 / 0 / 0 0 / 0 / 8
[2,2,2,2] 46,667 42,857 44,643 48,214 7,143 112 0 96 0 16
50 /54/8 0 / 0 / 0 48/48/0 0 / 0 / 0 2 / 6 / 8
[2,2,2,3] 20 100 50 50 0 48 0 48 0 0
24 / 24 / 0 0 / 0 / 0 24 / 24 / 0 0 / 0 / 0 0 / 0 / 0
[2,2,3,3] 20 100 33,333 41,667 25 48 0 24 16 8
16/20/ 12 0 / 0 / 0 8/16/0 8 / 0 / 8 0 / 4 / 4
[2,3,3,3] 20 100 25 50 25 48 0 24 24 0
12/24/ 12 0 / 0 / 0 0 / 24 / 0 12/0/ 12 0 / 0 / 0
[3,3,3,3] 23,333 85,714 3,571 96,429 0 56 0 48 0 8
2 / 54 / 0 0 / 0 / 0 0 / 48 / 0 0 / 0 / 0 2 / 6 / 0
рассматривать наравне, так как они позволяют наглядно демонстрировать особенности обнаружения ошибок и эффективность использования контрольных разрядов.
Показатели итк, атк и атк характеризуют долю монотонных, симметричных и асимметричных ошибок от общего числа необнару-живаемых кодом ошибок. Из анализа характеристических таблиц следует, что оптимальный по критерию минимума необнаруживаемых
ошибок при конкретных т и к код, для которого ^тк=100 %, строится только при значении модуля М е {21,22,23,...,2^1°82(м+1)1} . Во всех остальных случаях код оптимальным не будет. Подобная особенность WSM(т,.к)-кодов связана с возможностями представления чисел в двоичной системе счисления и возможностями получения полного множества контрольных векторов для конкретного числа к. При значениях модулей М ^{21,22,23,...,2^1°82(т+1)1}
Таблица 8. Характеристики №55(4,3)-кода
м Ут.к ит,к °т,к ат,к Nт,к Распределение необнаруживаемых ошибок по кратностям ^
1 2 3 4
[1,1,1,1] 22,5 29,63 0 100 0 54 0 48 0 6
0 / 54 / 0 0 / 0 / 0 0 / 48 / 0 0 / 0 / 0 0 / 6 / 0
[1,1,1,2] 15,833 42,105 5,263 63,158 31,579 38 0 24 12 2
2 / 24 / 12 0 / 0 / 0 0 / 24 / 0 0/0/ 12 2 / 0 / 0
[1,1,1,3] 15,833 42,105 31,579 63,158 5,263 38 0 24 12 2
12 / 24 / 2 0 / 0 / 0 0 / 24 / 0 12 / 0 / 0 0 / 0 / 2
[1,1,1,4] 22,5 29,63 44,444 44,444 11,112 54 0 48 0 6
24 / 24 / 6 0 / 0 / 0 24 / 24 / 0 0 / 0 / 0 0 / 0 / 6
[1,1,2,2] 15 44,444 22,222 55,556 22,222 36 0 16 16 4
8 / 20 / 8 0 / 0 / 0 0/16/0 8 / 0 / 8 0 / 4 / 0
[1,1,2,3] 15 44,444 33,333 22,222 44,445 36 0 16 16 4
12/8/ 16 0 / 0 / 0 8 / 8 / 0 4/0/ 12 0 / 0 / 4
[1,1,2,4] 15,833 42,105 42,105 21,053 36,842 38 0 24 12 2
16 /8/ 14 0 / 0 / 0 16 / 8 / 0 0/0/ 12 0 / 0 / 2
[1,1,3,3] 15 44,444 22,222 55,556 22,222 36 0 16 16 4
8 / 20 / 8 0 / 0 / 0 0/16/0 8 / 0 / 8 0 / 4 / 0
[1,1,3,4] 15,833 42,105 52,631 26,316 21,053 38 0 24 12 2
20/10/8 0 / 0 / 0 16 / 8 / 0 4 / 0 / 8 0 / 2 / 0
[1,1,4,4] 22,5 29,63 62,963 37,037 0 54 0 48 0 6
34 / 20 / 0 0 / 0 / 0 32 /16/0 0 / 0 / 0 2 / 4 / 0
[1,2,2,2] 15,833 42,105 31,579 63,158 5,263 38 0 24 12 2
12 / 24 / 2 0 / 0 / 0 0 / 24 / 0 12 / 0 / 0 0 / 0 / 2
[1,2,2,3] 15,833 42,105 52,631 26,316 21,053 38 0 24 12 2
20/10/8 0 / 0 / 0 16 / 8 / 0 4 / 0 / 8 0 / 2 / 0
[1,2,2,4] 15 44,444 33,333 22,222 44,445 36 0 16 16 4
12/8/ 16 0 / 0 / 0 8 / 8 / 0 4/0/ 12 0 / 0 / 4
[1,2,3,3] 15,833 42,105 42,105 21,053 36,842 38 0 24 12 2
16 /8/ 14 0 / 0 / 0 16 / 8 / 0 0/0/ 12 0 / 0 / 2
[1,2,3,4] 15 44,444 50 5,556 44,444 36 0 16 16 4
18/2/ 16 0 / 0 / 0 16 / 0 / 0 0/0/ 16 2 / 2 / 0
[1,2,4,4] 15,833 42,105 52,631 26,316 21,053 38 0 24 12 2
20/10/8 0 / 0 / 0 16 / 8 / 0 4 / 0 / 8 0 / 2 / 0
[1,3,3,3] 15,833 42,105 5,263 63,158 31,579 38 0 24 12 2
2 / 24 / 12 0 / 0 / 0 0 / 24 / 0 0/0/ 12 2 / 0 / 0
[1,3,3,4] 15 44,444 33,333 22,222 44,445 36 0 16 16 4
12/8/ 16 0 / 0 / 0 8 / 8 / 0 4/0/ 12 0 / 0 / 4
[1,3,4,4] 15,833 42,105 42,105 21,053 36,842 38 0 24 12 2
16 /8/ 14 0 / 0 / 0 16 / 8 / 0 0/0/ 12 0 / 0 / 2
[1,4,4,4] 22,5 29,63 44,444 44,444 11,112 54 0 48 0 6
24 / 24 / 6 0 / 0 / 0 24 / 24 / 0 0 / 0 / 0 0 / 0 / 6
[2,2,2,2] 22,5 29,63 0 100 0 54 0 48 0 6
0 / 54 / 0 0 / 0 / 0 0 / 48 / 0 0 / 0 / 0 0 / 6 / 0
Окончание таблицы 8
[w] Ym,k Um,k sm,k am,k Nm,k Распределение необнаруживаемых ошибок по кратностям d
1 2 3 4
[2,2,2,3] 22,5 29,63 44,444 44,444 11,112 54 0 48 0 6
24 / 24 / 6 0 / 0 / 0 24 / 24 / 0 0 / 0 / 0 0 / 0 / 6
[2,2,2,4] 15,833 42,105 5,263 63,158 31,579 38 0 24 12 2
2 / 24 / 12 0 / 0 / 0 0 / 24 / 0 0/0/ 12 2 / 0 / 0
[2,2,3,3] 22,5 29,63 62,963 37,037 0 54 0 48 0 6
34 / 20 / 0 0 / 0 / 0 32 / 16 / 0 0 / 0 / 0 2 / 4 / 0
[2,2,3,4] 15,833 42,105 42,105 21,053 36,842 38 0 24 12 2
16 / 8 / 14 0 / 0 / 0 16 / 8 / 0 0/0/ 12 0 / 0 / 2
[2,2,4,4] 15 44,444 22,222 55,556 22,222 36 0 16 16 4
8 / 20 / 8 0 / 0 / 0 0/16/0 8 / 0 / 8 0 / 4 / 0
[2,3,3,3] 22,5 29,63 44,444 44,444 11,112 54 0 48 0 6
24 / 24 / 6 0 / 0 / 0 24 / 24 / 0 0 / 0 / 0 0 / 0 / 6
[2,3,3,4] 15,833 42,105 52,631 26,316 21,053 38 0 24 12 2
20/10/8 0 / 0 / 0 16 / 8 / 0 4 / 0 / 8 0 / 2 / 0
[2,3,4,4] 15 44,444 33,333 22,222 44,445 36 0 16 16 4
12/8/ 16 0 / 0 / 0 8 / 8 / 0 4/0/ 12 0 / 0 / 4
[2,4,4,4] 15,833 42,105 31,579 63,158 5,263 38 0 24 12 2
12 / 24 / 2 0 / 0 / 0 0 / 24 / 0 12/0/0 0 / 0 / 2
[3,3,3,3] 22,5 29,63 0 100 0 54 0 48 0 6
0 / 54 / 0 0 / 0 / 0 0 / 48 / 0 0 / 0 / 0 0 / 6 / 0
[3,3,3,4] 15,833 42,105 31,579 63,158 5,263 38 0 24 12 2
12 / 24 / 2 0 / 0 / 0 0 / 24 / 0 12/0/0 0 / 0 / 2
[3,3,4,4] 15 44,444 22,222 55,556 22,222 36 0 16 16 4
8 / 20 / 8 0 / 0 / 0 0/16/0 8 / 0 / 8 0 / 4 / 0
[3,4,4,4] 15,833 42,105 5,263 63,158 31,579 38 0 24 12 2
2 / 24 / 12 0 / 0 / 0 0 / 24 / 0 0/0/ 12 2 / 0 / 0
[4,4,4,4] 22,5 29,63 0 100 0 54 0 48 0 6
0 / 54 / 0 0 / 0 / 0 0 / 48 / 0 0 / 0 / 0 0 / 6 / 0
формирование всех возможных контрольных векторов для конкретного числа к оказывается невозможным. Это же обстоятельство усложняет процедуру построения полностью самопроверяемого кодера WSM(m,.к)-кода, так как для полной его проверки потребуется подача всех возможных контрольных векторов. Эта задача, однако, решается схемотехнически.
ЖХМ(т,к)-код со значением модуля М е {21,22,23,..., 2Г'°Ё2(т+1)1} не при любых сочетаниях весовых коэффициентов будет иметь значение коэффициента Ъ,тк = 100 %. Например, для ЖУ4(4,2)-кода (см. табл. 7) оптимальный
код строится только для следующих сочетаний весовых коэффициентов: [1, 1, 1, 2], [1, 1, 2, 2], [1, 1, 2, 3], [1, 2, 2, 2], [1, 2, 2, 3], [1, 2, 3, 3], [2, 2, 2, 3], [2, 2, 3, 3] и [2, 3, 3, 3]. Отмеченная особенность объясняется возможностью получения равномерного числа вычетов сумм всех весовых коэффициентов по модулю М = 4 (включая число 0 для вектора <0000>). Например, в табл. 2 задан в том числе и аналог ЖУ4(4,2)-кода с [м>] = [1, 2, 2, 3] (такая последовательность равнозначна последовательности [3, 2, 2, 1]). Для ЖУ4(4,2)-кода формируются вычеты из множества Ж (то а4) = {0,1,2,3} . При данном
сочетании весовых коэффициентов каждый вычет формируется по 4 раза. Для других же сочетаний весовых коэффициентов вычеты формируют неравномерно, что и приводит к уменьшению значения коэффициента Ъ,т к.
При построении №ЗМ(т,к)-кода могут быть подобраны такие сочетания весовых коэффициентов, которые позволят построить код с наименьшим общим числом необнаруживае-мых ошибок конкретного вида (монотонных, симметричных и асимметричных). Из табл. 4, например, следует, что №34(4,2)-код будет иметь наименьшее количество необнаружи-ваемых монотонных ошибок при значениях весовых коэффициентов [1, 1, 1, 1] и [3, 3, 3, 3]: итк = 3,571 %. При весовых коэффициентах [1,1, 1, 1], [1, 1, 3, 3], [1, 2, 2, 2], [2, 2, 2, 3] и [3, 3, 3, 3] №34(4,2)-код обнаруживает все асимметричные ошибки: ат к = 0 %.
Возможность выбора способа взвешивания разрядов при построении кода на практике может оказаться полезной, например, при организации схем встроенного контроля для устройств с заранее известной структурой и с конкретным распределением возможных ошибок на их выходах или для синтеза устройств с контролепригодными структурами. При этом, естественно, должна учитываться рассматриваемая модель неисправностей.
Могут быть установлены и более сложные закономерности в характеристиках WSM(m,k)-кодов, наблюдающиеся при варьировании весов.
3. Синтез кодеров взвешенных кодов с суммированием
Кодеры для WSM(m,k)-кодов могут быть синтезированы непосредственно по таблице истинности, отражающей зависимость между
вект°рами <4 /т_! ... /2 /1> и <к gk_l ••• g2 Однако такой способ эффективен только при малой длине информационных векторов. Другим вариантом, эффективным при синтезе кодеров, например, на программируемых логических интегральных схемах (ПЛИС), является запись каждой функции в дизъюнктивной совершенной нормальной форме (ДСНФ) [31] и реализация кодера в виде двухуровневой схемы.
fmfm-l •*• f2 f1
2(M)
2(Wmax)
ys ys-l • • • У2
У 1 г 1 г у
У1
E(Wmax)^E(M)
gkgk-l g2 gl
Рис. 2. Обобщенная структура кодеров WSM(m,k)-^0B
Возможны и другие подходы к синтезу кодеров WSM(m,к)-кодов. Может использоваться способ реализации кодеров WSM(m,k)-кодов на основе структуры, представленной на рис. 2. Данная структура подразумевает синтез кодера в виде каскадного соединения двух устройств — сумматора по модулю M = Wmax (устройства E(Wmax)) и преобразователя получаемого двоичного числа в двоичное число, соответствующее вычету по установленному модулю M (устройства E(Wmax) — E(M)). Особенности синтеза подобных устройств описаны в работах [32—35]. Сумматор по модулю M = Wmax представляет собой кодер взвешенного кода с суммированием в кольце вычетов по максимальному модулю и синтезируется любым из известных методов [12]. Он осуществляет преобразование входного вектора
<4 fm-1 - f2 f1> в вектор <У У-1 — У2 У1> где
S = ["log2 (Wnax + l)l . Устройство E^x) - E(M) преобразует вектор <ys ys— — У2 yi> в вектор
<gk gk-i — 82 gi> где k="log 2M l.
Другой способ реализации кодера вытекает
из особенностей представления вычетов весовых коэффициентов:
(wj + w2 + ... + wm-j + wm )(modM) =
= wJ (modM) + w2 (modM) +... + + wm-J (modM) + wm (modM).
wm(modM)wm-1(modM) wm-2(modM)
w1(modM)
wm(modM)wm-1(modM)
w2(modM) w1(modM)
▼ У
&• • •Я1
Ш(тоАМ)
Рис. 3. Структуры кодеров WSM(m,k)-коцов, реализованных в виде сумматоров двоичных чисел по заданному модулю: а) структура с последовательным соединением блоков; б) структура с минимальным числом уровней
Из представленного выражения непосредственно следует, что кодер может быть реализован в виде соединения функциональных блоков сложения двоичных чисел по заданному модулю (рис. 3).
Сумматоры в кольце вычетов по заданному модулю, реализованные в базисе простейших функциональных элементов, широко известны в литературе [36—41]. Для реализации таких модулей на программируемой элементной базе можно синтезировать устройства сложения двоичных чисел по заданному модулю в виде преобразователей кодовых слов. Покажем данный процесс на примере реализации сумматора по модулю М = 3.
Множество наименьших неотрицательных вычетов по модулю М = 3 включает в себя следующие числа {0,1,2}. Эти числа в двоичной
логике представляются с использованием двух разрядов. Таким образом, сумматор по модулю М = 3 (устройство Е(3)) складывает два двухразрядных двоичных числа А = <а2 а-> и В = <¿2 и на выходе формирует двоичное число С = <С2 (рис. 4). Данный сумматор реализуется непосредственно по табл. 9.
b
b\ a2
С2 С1
Рис. 4. Сумматор по модулю М = 3
Таблица 9. Описание работы 2(3)
b1 b2 а2 a1 I 1(3) c1 *
0 0 0 0 0 0 0 0
0 0 0 1 1 1 0 1
0 0 1 0 2 2 1 0
0 0 1 1 3 0 0 0 *
0 1 0 0 1 1 0 1
0 1 0 1 2 2 1 0
0 1 1 0 3 0 0 0
0 1 1 1 4 1 0 1 *
0 0 0 2 2 1 0
0 0 1 3 0 0 0
0 1 0 4 1 0 1
0 1 1 5 2 1 0 *
1 0 0 3 0 0 0 *
1 0 1 4 1 0 1 *
1 1 0 5 2 1 0 *
1 1 1 6 0 0 0 *
В таблице представлены все значения двоичных чисел A и B, их сумма в десятичном виде в столбце 2 и сумма в кольце вычетов по модулю M = 3 (столбец 2(3)), а также число C в двоичном виде. Так как числа A = B = <11> не подаются на входы сумматора, то на этих входных комбинациях значения разрядов числа C могут быть безразличными. В последнем столбце таблицы (столбец E) значения числа C на наборах, включающих в себя числа A = B = <11>, отмечены знаком «*». Функции, описывающие разряды числа C, получаются непосредственно в виде ДСНФ либо путем минимизации с учетом возможностей использования безразличных состояний. Сумматор реализуется в выбранном базисе функциональных элементов.
Для реализации сумматора по модулю M = 3 на ПЛИС используем Quartus Prime [42]. Выписывая из таблицы ДСНФ (не учитывая безразличные состояния) и реализуя функции графически, получаем структуру сумматора, представленную на рис. 5 (скриншот с Quartus Prime). Альтернативным способом реализации сумматора является использование специальных языков описания, таких как Verilog HDL, VHDL и другие [43, 44]. В данной работе рассмотрим описание схемы с помощью языка SystemVerilog. Так как схема небольшая, используем описание
в виде функций алгебры логики. Листинг программы выглядит следующим образом: module sum (output c1, c2, input a1,a2, b1, b2); assign c1 = b1&&!b2&&!a1&&!a2 || b1&&.'b2&&a1&&a2 || b1&&b2&&M&&a2 || !b1&&b2&&a1&&!a2 || Ib1&&/b2&&M&&a2; assign c2 = b1&&!b2&&!a1&&a2 || b1&&b2&&a1&&!a2 || !b1&&b2&&a1&&a2 || !b1&&b2&&!a1&&!a2 || M&&/b2&&a1&&.'a2; endmodule
Для оценки сложности реализации сумматора по модулю M = 3 была использована программируемая логическая интегральная схема семейства MAX II типа EPM240F100C4 [45]. Описание данного устройства можно найти на сайте [46]. Были получены следующие результаты: количество занимаемых ячеек логических элементов — 2, количество занимаемых портов входа/выхода — 6; всего ячеек — 8. Аналогичный результат получается при учете безразличных состояний.
Диаграмма на рис. 6 демонстрирует корректность работы сумматора по модулю M = 3.
4. Эксперименты с контрольными схемами
В ходе исследований были проведены эксперименты по обнаружению ошибок на выходах тестовых комбинационных схем из набора LGSynth'89 [47, 48] при внесении одиночных константных неисправностей (stuck-at faults) на выходы логических элементов в их структурах.
Эксперимент проводился следующим образом. Выбирался WSM(m,к)-код с конкретной последовательностью весовых коэффициентов [w]. Модуль выбирался последовательно из множества M е {2,3, ...,Wmax +1}, а значения весовых коэффициентов w, i = 1, m — из множества wi е {1,2,...,M -1} . Для каждого кода выполнялись такие процедуры. При внесении каждой одиночной неисправности на входы подавалось полное множество входных комбинаций и определялось наличие/отсутствие ошибки в выходном векторе, а также, при ее наличии, кратность и вид. Ошибки классифицировались на обнаруживаемые и необна-руживаемые выбранным кодом. Затем определялось общее количество необнаруживаемых ошибок по видам и кратностям.
Рис. 5. Схема сумматора по модулю М = 3, реализованная в Quartus Prime
Name Ы Value at 0 ps BO 0 p5 20.0 n 5 40.0 n 5 60.0 П5 80.0 П5 100.0 П5 120.0 П5 140.0 П5 ISO 0 П5
0 p5 1
in Ъ2 BO 1 1 1
is- зг BO 1 1 1 1 1
in al BO 1 1 1 1 1
out cl BO 1 i 1 1 1
out c2 BO 1 1 1 1 ! 1
Рис. 6. Диаграммаработы сумматора по модулю M = 3
M = 3
2,772
M = 4
2,5
1,5
0,5
Рис. 7. Доли необнаруживаемых ошибок на выходах схемы <^4т1» от общего их количества
Были рассмотрены различные комбинационные схемы, записанные в формате *.netblif. В данном формате схемы реализованы на элементах NOR с числом входов от 1 до 4. Результаты экспериментов для различных схем схожи. В табл. 10 приведены характеристики обнаружения ошибок WSM(m,к)-кодами на выходах схемы «z4ml». Она снабжена 7-ю входами и 4-мя выходами. В формате *.netblif она содержит 70 логических элементов. Общее количество ошибок на ее выходах равно 4618, включая 4008 монотонных, 128 двукратных симметричных и 32 трехкратных асимметричных ошибки. Различные WSM(m,k)-коды по-разному обнаруживают данные ошибки на выходах. Максимальное число необнаруживаемых ошибок равно 128, что составляет 2,772 % от общего их количества (показатель у). Использование различных WSM(m,к)-кодов с различными
значениями модулей и последовательностями весовых коэффициентов позволяет снизить эту долю (рис. 7). В табл. 10 также приведены показатели и, с, а и и*, с*, а*. Первые характеризуют доли необнаруживаемых монотонных, симметричных и асимметричных ошибок от общего числа необнаруживаемых ошибок, а вторые — доли необнаруживаемых монотонных, симметричных и асимметричных ошибок от общего числа ошибок соответствующего вида. По данным показателям можно определить, за счет каких видов ошибок достигается эффект в применении конкретного WSM(m,k)-кода при организации контроля схемы.
Из данных табл. 10 и рис. 7 следует, что ряд способов построения ЖУМ(т,к)-кодов позволяет обнаруживать любые ошибки на выходах рассматриваемой схемы. Для этого требуется установить модуль М = 4 и выбрать один из следующих способов взвешивания разрядов: [1, 1, 3, 2], [1, 3, 1, 2], [2, 1, 3, 2], [2, 3, 1, 2], [3, 1, 3, 2], [3, 3, 1, 2]. Другие сочетания весовых коэффициентов и значений модуля не дают возможности идентификации полного множества ошибок на выходах рассматриваемой схемы. Тем не менее показатель у оказывается крайне низким и для ряда способов построения взвешенного кода составляет менее 2 %.
Выбор возможности взвешивания для обнаружения ошибок на выходах цифровых устройств позволяет на практике выбирать наилучший способ с учетом и критерия вносимой структурной избыточности. Это требует также определения структурной избыточности схемы встроенного контроля, которая в рассматриваемом примере не синтезировалась.
Следует отметить, что при различных модулях существует возможность обнаружения наибольшего числа ошибок на выходах схем, а сам выбор модуля и значений весовых коэффициентов индивидуален для каждого контролируемого устройства.
Заключение
При построении кодов с суммированием могут быть использованы различные варианты взвешивания разрядов. При этом для ограничения числа контрольных разрядов могут применяться принципы модулярной
3
2
0
3
2
0
арифметики. Значение модуля при формировании кода может выбираться из множества M е {2,3,...,Wnax +1}, а значения весовых коэффициентов — из множества wi е{1,2,...,M -1}. Исследования показывают, что такие ограничения позволяют строить огромное количество кодов с суммированием с конкретным фиксированным числом контрольных разрядов. Данные коды могут эффективно использоваться при решении большого числа задач, в том числе обеспечения контролепригодности структур цифровых устройств и обнаружения ошибок в вычислениях блоками и составляющими вычислительных систем.
Подбор весовых коэффициентов дает возможность построения WSM(m,к)-кодов с различными характеристиками обнаружения ошибок, в том числе получать коды с максимальным смещением числа необнаружива-емых ошибок в сторону большей их кратности, коды с обнаружением полного множества монотонных ошибок и коды с малым количеством необнаруживаемых монотонных ошибок, коды с обнаружением полного множества ошибок с нечетными кратностями и т. д. При этом могут устанавливаться ограничения на избыточность кода, на сложность кодирующего оборудования и условия обеспечения его самопроверяемости.
Одним из перспективных приложений ЖУМ(т,к)-кодов является использование их при реализации цифровых устройств, наделяемых свойствами контролепригодности, самопроверяемости и отказоустойчивости [49, 50]. Здесь интересным может быть исследование методов синтеза схем встроенного контроля, а также методов реализации устройств в виде контролепригодных конечных автоматов при учете различных моделей неисправностей. Решению этих и других задач посвящены дальнейшие исследования авторов. ▲
Библиографический список
1. Сапожников В. В. Методы построения безопасных микроэлектронных систем железнодорожной автоматики / В. В. Сапожников, Вл. В. Сапожников, Х. А. Христов, Д. В. Гавзов; под ред. Вл. В. Сапожникова. — М.: Транспорт, 1995. — 272 с.
2. Ubar R. Design and Test Technology for Dependable Systems-on-Chip (Premier Reference Source) / R. Ubar,
J. Raik, H.-T. Vierhaus. — Information Science Reference, Hershey. — New York, IGI Global, 2011. — 578 p.
3. Drozd O. Particularities of Sync Monitoring in FPGA Components of Safety-Related Systems / O. Drozd, A. Sachenko, R. Hiromoto et al. // Proceedings of 11th IEEE International Conference on Intelligent Data Acquisition and Advanced Computing Systems: Technology and Applications (IDAACS'2021). — Vol. 2. — Cracow, Poland, September 22-25. — 2021. — Pp. 979-983.
4. Hahanov V. Vector Simulation of Logic Faults Based on XOR-Relations / V. Hahanov, S. Chumachenko, E. Litviniva, H. Khakhanova // Proceedings of 11th IEEE International Conference on Intelligent Data Acquisition and Advanced Computing Systems: Technology and Applications (IDAACS'2021).—Vol. 2. — Cracow, Poland, September 22-25. — 2021. — Pp. 1041-1044.
5. Сапожников Вл. В. Синтез систем управления движением поездов на железнодорожных станциях с исключением опасных отказов / Вл. В. Сапожников. — М.: Наука, 2021. — 229 с.
6. McCluskey E. J. Logic Design Principles: With Emphasis on Testable Semicustom Circuits / E. J. McCluskey. — New Jersey: Prentice Hall PTR, 1986. — 549 p.
7. AbramoviciM. Digital System Testing and Testable Design / M. Abramovici, M. A. Breuer, A. D. Friedman. — Computer Science Press, 1998. — 652 p.
8. Lala P. K. Self-Checking and Fault-Tolerant Digital Design / P. K. Lala.—San Francisco: Morgan Kaufmann Publishers. — 2001. — 216 p.
9. Fujiwara E. Code Design for Dependable Systems: Theory and Practical Applications / E. Fujiwara // John Wiley & Sons. — 2006. — 720 p.
10. Goessel M. New Methods of Concurrent Checking: Edition 1 / M. Goessel, V. Ocheretny, E. Sogomonyan, D. Marienfeld. — Dordrecht: Springer Science+Business Media B.V. — 2008. — 184 p.
11. Сапожников В. В. Коды с суммированием для систем технического диагностирования / В. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов.—Т. 1: Классические коды Бергера и их модификации. — М.: Наука, 2020. — 383 с.
12. Сапожников В. В. Коды с суммированием для систем технического диагностирования / В. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов. — Т. 2: Взвешенные коды с суммированием. — М.: Наука, 2021. — 455 с.
13. Berger J. M. A Note on Error Detection Codes for Asymmetric Channels / J. M. Berger // Information and Control. — 1961. — Vol. 4. — Iss. 1. — Pp. 68-73. — DOI: 10.1016/ S0019-9958(61)80037-5.
14. Berger J. M. A Note on Burst Detection Sum Codes / J. M. Berger // Information and Control. — 1961. — Vol. 4. — Iss. 2-3. — Pp. 297-299. — DOI: 10.1016/S0019-9958(61)80024-7.
15. Das D. Weight-Based Codes and Their Application to Concurrent Error Detection of Multilevel Circuits / D. Das, N. A. Touba // Proceedings of 17th IEEE Test Symposium. — California, USA. — 1999. — Pp. 370-376. — DOI: 10.1109/ VTEST.1999.766691.
16. Das D. Low Cost Concurrent Error Detection Based on Modulo Weight-Based Codes / D. Das, N. A. Touba, M. Seuring, M. Gossel // Proceedings of the IEEE 6th International On-Line Testing Workshop (IOLTW). — Spain, Palma de Mallorca. — July 3-5, 2000. — Pp. 171-176. — DOI: 10.1109/OLT.2000.856633.
17. Согомонян Е. С. Самопроверяемые устройства и отказоустойчивые системы / Е. С. Согомонян, Е. В. Слабаков. — М.: Радио и связь, 1989. — 208 с.
18. Sogomonyan E. S. Design of Self-Testing and On-Line Fault Detection Combinational Circuits with Weakly Independent Outputs / E. S. Sogomonyan, M. Gössel // Journal of Electronic Testing: Theory and Applications. — 1993. — Vol. 4. — Iss. 4. — Pp. 267-281. — DOI: 10.1007/BF00971975.
19. BusabaF. Y. Self-Checking Combinational Circuit Design for Single and Unidirectional Multibit Errors / F. Y. Busaba, P. K. Lala // Journal of Electronic Testing: Theory and Applications. — 1994. — Vol. 5. — Iss. 5. — Pp. 19-28. — DOI: 10.1007/BF00971960.
20. Morosow A. Self-Checking Combinational Circuits with Unidirectionally Independent Outputs / A. Morosow, V. V. Saposhnikov, Vl. V. Saposhnikov, M. Goessel // VLSI Design. — 1998. — Vol. 5. — Iss. 4. — Pp. 333-345. — DOI: 10.1155/1998/20389.
21. MatrosovaA. Yu. Self-Checking Synchronous FSM Network Design with Low Overhead / A. Yu. Matrosova, I. Levin, S. A. Ostanin // VLSI Design. — 2000.—Vol. 11. — Iss. 1. — Pp. 47-58. — DOI: 10.1155/2000/46578.
22. EfanovD. V. Organization of a Fully Self-Checking Structure of a Combinational Device Based on Searching for Groups of Symmetrically Independent Outputs / D. V. Efanov, V. V. Sapozhnikov, Vl. V. Sapozhnikov // Automatic Control and Computer Sciences. — 2020. — Vol. 54. — Iss. 4. — Pp. 279-290. — DOI: 10.3103/S0146411620040045.
23. Сапожников В. В. Взвешенные коды с суммированием для организации контроля логических устройств /
B. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов // Электронное моделирование.—2014.—Т. 36. — № 1. —
C. 59-80.
24. EfanovD. V. Using Codes with Summation of Weighted Bits to Organize Checking of Combinational Logical Devices /
D. V. Efanov, V. V. Sapozhnikov, Vl. V. Sapozhnikov // Automatic Control and Computer Sciences. — 2019. — Vol. 53. — Iss. 1. — Pp. 1-11. — DOI: 10.3103/ S0146411619010061.
25. Дмитриев В. В. О двух способах взвешивания и их влиянии на свойства кодов с суммированием взвешенных переходов в системах функционального контроля логических схем / В. В. Дмитриев // Известия Петербургского университета путей сообщения. — 2015. — № 3. —
C. 119-129.
26. Mehov V. Concurrent Error Detection Based on New Code with Modulo Weighted Transitions between Information Bits / V. Mehov, V. Saposhnikov, Vl. Sapozhnikov,
D. Urganskov // Proceedings of 7th IEEE East-West Design & Test Workshop (EWDTW'2007). — Erevan, Armenia. — September 25-30, 2007. — Pp. 21-26.
27. Мехов В. Б. Контроль комбинационных схем на основе модифицированных кодов с суммированием / В. Б. Мехов, В. В. Сапожников, Вл. В. Сапожников // Автоматика и телемеханика. — 2008. — № 8. — С. 153-165.
28. Efanov D. On One Method of Formation of Optimum Sum Code for Technical Diagnostics Systems / D. Efanov, V. Sapozhnikov, Vl. Sapozhnikov // Proceedings of 14th IEEE East-West Design & Test Symposium (EWDTS'2016). — Yerevan, Armenia. — October 14-17, 2016. — Pp. 158163. — DOI: 10.1109/EWDTS.2016.7807633.
29. Ефанов Д. В. Коды с суммированием с фиксированными значениями кратностей, обнаруживаемых монотонных
и асимметричных ошибок для систем технического диагностирования / Д. В. Ефанов, В. В. Сапожников, Вл. В. Сапожников // Автоматика и телемеханика. — 2019. — № 6. — С. 121-141.
30. Efanov D. V. The Weight-Based Sum Codes in the Residue Ring by Arbitrary Modulus for Synthesis of Self-Checking Digital Computing Systems / D. V. Efanov, A. V. Pashukov // Proceedings of 19th IEEE East-West Design & Test Symposium (EWDTS'2021). — Batumi, Georgia. — September 10-13, 2021. — Pp. 170-179. — DOI: 10.1109/ EWDTS52692.2021.9581032.
31. Закревский А. Д. Логические основы проектирования дискретных устройств / А. Д. Закревский, Ю. В. Поттосин, Л. Д. Черемисинова. — М.: Физматлит, 2007, 592 с.
32. Сапожников В. В. Универсальные структуры двоичных счетчиков единиц по произвольному модулю счета /
B. В. Сапожников, Вл. В. Сапожников, Д. И. Ургансков // Электронное моделирование. — 2002. — Т. 24. — № 4. —
C. 65-81.
33. Сапожников В. В. Блочная структура двоичного счетчика единиц по произвольному модулю счета / В В. Сапожников, Вл. В. Сапожников, Д. И. Ургансков // Электронное моделирование. — 2005. — Т. 27. — № 4. — С. 65-81.
34. SaposhnikovV. V. Composite Structure of Binary Counter of Ones Arbitrary Modulo /V. V. Saposhnikov, Vl. V. Saposhnikov,
D. I. Urganskov // Proceedings of East-West Design & Test Workshop (EWDTW'05). — 15-19 September 2005. — Odessa, Ukraine. — Pp. 102-106.
35. Saposhnikov V. V. Multistage Regular Structure of Binary Counter of Ones Arbitrary Modulo / V. V. Saposhnikov, Vl. V. Saposhnikov, D. I. Urganskov // Proceedings of East-West Design & Test Workshop (EWDTW'06). — 15-19 September 2006. — Sochi, Russia. — Pp. 287-290.
36. Супрун В. П. Сумматор по модулю пять. — Авторское свидетельство СССР № 1388850, SU 1803911 А1 / В. П. Супрун,
A. Л. Дорожинский. — 1986. — 3 с.
37. АвгульЛ. Б. Сумматор по модулю семь / Л. Б. Авгуль. — Авторское свидетельство РФ RU 2028660 C1, опубликовано 09.02.1995, подано 21.05.1992. — 7 с.
38. Suprun V. P. Realization of Addition and Multiplication Operations in Unitary Codes / V. P. Suprun, D. A. Gorodecky // Automatic Control and Computer Sciences. — 2010. — Vol. 44. — Iss. 5. — Pp. 292-301. — DOI: 10.3103/ S014641161005007X.
39. Suprun V. P. Single-Level Schematic Realization of Basic Operations of Modular Arithmetic in Unitary Codes / V. P. Suprun // Automatic Control and Computer Sciences. —
2011. — Vol. 45. — Iss. 2. — Pp. 70-79. — DOI: 10.3103/ S0146411611020088.
40. Дрозд А. В. Рабочее диагностирование безопасных информационно-управляющих систем / А. В. Дрозд,
B. С. Харченко, С. Г. Антощук и др.; под ред. А. В. Дрозда и В. С. Харченко. — Харьков: Национальный аэрокосмический университет им. Н. Е. Жуковского «ХАИ»,
2012. — 614 с.
41. БалакаЕ. С. Разработка высокоскоростных сумматоров по модулю на базе комбинационных сумматоров с параллельным переносом / Е. С. Балака, Д. А. Городецкий, В. С. Рухлов, А. Н. Щелоков // Известия ЮФУ. Технические науки. — 2016. — № 6. — С. 158-169.
42. Intel® Quartus® Prime Download — Intel® Quartus® Prime Software. — URL: https://www.intel.ru/content/www/ru/ ru/software/programmable/quartus-prime/download. html (дата обращения: 08.11.2021).
43. Хаханов В. И. Проектирование и тестирование цифровых систем на кристаллах / В. И. Хаханов, Е. И. Литвинова, О. А. Гузь. — Харьков: ХНУРЭ, 2009. — 484 с.
44. Navabi Z. Digital System Test and Testable Design: Using HDL Models and Architectures / Z. Navabi. — Springer Science+Business Media, LLC 2011. — 435 p.
45. MAX II Device Handbook. — Vol. 1. — Altera Corporation, 2007. — 107 p.
46. ПЛИС семейства MAX II. — URL: http://altera.ru/plis-max-II.html (дата обращения: 08.11.2021).
47. Collection of Digital Design Benchmarks. — URL: http:// ddd.fit.cvut.cz/www/prj/Benchmarks/.
48. Sentovich E. M. SIS: A System for Sequential Circuit Synthesis / E. M. Sentovich, K. J. Singh, L. Lavagno, C. Moon et al. // Electronics Research Laboratory, Department of
Electrical Engineering and Computer Science. — University of California, Berkeley, 4 May 1992. — 45 p.
49. Drozd A. Checkability of the Digital Components in Safety-Critical Systems: Problems and Solutions / A. Drozd, V. Kharchenko, S. Antoshchuk et al. // Proceedings of 9th IEEE East-West Design & Test Symposium (EWDTS'2011). — Sevastopol, Ukraine, 2011. — Pp. 411-416. — DOI: 10.1109/ EWDTS.2011.6116606.
50. DrozdO. Resilient Development of Models and Methods in Computing Space / O. Drozd, A. Rucinski, K. Zashcholkin et al. // Proceedings of 19th IEEE East-West Design & Test Symposium (EWDTS'2021). — Batumi, Georgia, September 10-13 2021. — Pp. 70-75. — DOI: 10.1109/ EWDTS52692.2021.9581002.
TRANSPORT AUTOMATION RESEARCH, 2022, Vol. 8, No. 2, рр. 198-217 DOI: 10.20295/2412-9186-2022-8-02-198-217
Codes With Summation of Weight Coefficients of Data Vector Bits in the Ring of Residues Modulo an Arbitrary for Digital Computing Devices
Information about authors
Efanov D. V., Doctor of Science, Assistant Professor, IEEE (Institute of Electrical and Electronics Engineers) Member, Full-member of the International Transport Academy, General Director Deputy on Scientific Research Work1, Professor2,3. E-mail: TrES-4b@yandex.ru
Pashukov A. V., Senior Lecturer, PhD Student3. E-mail: art_pash@mail.ru
''Scientific-Technical Center Integrated Monitoring Systems Ltd, Saint Petersburg
2Peter the Great Saint Petersburg Polytechnical University, Transport Higher School, Mechanical Engineering. Material and Transport Institute, Saint Petersburg
3Russian University ofTransport (MIIT), Department of Automation, Remote Control and Communication on Railway Transport, Moscow
Abstract: We consider the specificities of codes with the summation of weight coefficients of data vector bits in the ring of residues modulo an arbitrary. There're established the characteristics of error detection by the given code class and some legitimacies related to the use of modules of particular values and of weight coefficients. It's shown that the number of various weight-based sum codes is limited, nevertheless, large number of various ways of their formation exists for each value of bit number in data vectors. There're given the algorithm to obtain bits of check vectors of being considered codes and the examples of their upbuilding; the way to calculate the number of not being revealed errors in data vectors is described. There're defined the properties of weight-based sum codes of data vectors in the ring of residues modulo an arbitrary accounting for which may be useful while the settlement of technical diagnostics task, the synthesis of being self-checking and fault-tolerant digital devices and devices with testability structures. The approach to the synthesis of coders of any weight-based sum codes on the base of binary number summators according to established module is described. There're given some results of experiments on the analysis of revealing capacities of being considered codes in the circuits of inbuilt control of combinational benchmarks. Obtained in the work results are of universal character and not oriented to application just with one element base of being realized devices that make them useful not just at the moment but in the future.
Keywords: fault-tolerant digital systems; testability devices; self-checking circuits of in-built control; sum code; weight-based sum codes; summation in the ring of residues with arbitrary modulo; error detection in data bits; properties of weight-bades sum codes.
References
1. Sapozhnikov V. V., Sapozhnikov Vl. V., Khristov Kh. A., Gavzov D. V. Metodypostroe-niya bezopasnykh mikroelektronnykh sistem zheleznodorozhnoy avtomatiki [Methods for constructing safe microelectronic systems for railway automation]. Moscow: Transport Publ., 1995. 272 p. (In Russian)
2. Ubar R., Raik J., Vierhaus H.-T. Design and Test Technology for Dependable Systems-on-Chip (Premier Reference Source). Information Science Reference, Hershey. New York, IGI Global, 2011, 578 p.
3. Drozd O., Sachenko A., Hiromoto R., Zashcholkin K., Drozd M. Particularities of Sync Monitoring in FPGA Components of Safety-Related Systems. Proceedings of 11th IEEE International Conference on Intelligent Data Acquisition and Advanced Computing Systems: Technology and Applications (IDAACS'2021), vol. 2, Cracow, Poland, September 22-25, 2021, pp. 979-983.
4. Hahanov V., Chumachenko S., Litviniva E., Khakhanova H. Vector Simulation of Logic Faults Based on XOR-Relations. Proceedings of 11th IEEE International Conference on Intelligent Data Acquisition and Advanced Computing Systems: Technology and Applications (IDAACS'2021), vol. 2, Cracow, Poland, September 22-25, 2021, pp. 1041-1044.
5. Sapozhnikov Vl. V. Sintez sistem upravleniya dvizheniem poezdov na zheleznodo-rozhnykh stantsiyakh s isklyucheniem opasnykh otkazov [Synthesis of train traffic control systems at railway stations with the exception of dangerous failures]. Moscow: Nauka Publ., 2021. 229 p. (In Russian)
6. McCluskey E. J. Logic Design Principles: With Emphasis on Testable Semicustom Circuits. New Jersey: Prentice Hall PTR, 1986, 549 p.
7. Abramovici M., Breuer M.A., Friedman A.D. Digital System Testing and Testable Design. Computer Science Press, 1998, 652 p.
8. Lala P. K. Self-Checking and Fault-Tolerant Digital Design. San Francisco: Morgan Kaufmann Publishers, 2001, 216 p.
9. Fujiwara E. Code Design for Dependable Systems: Theory and Practical Applications. -John Wiley & Sons, 2006, 720 p.
10. Goessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concurrent Checking: Edition 1. Dordrecht: Springer Science+Business Media B.V., 2008, 184 p.
11. Sapozhnikov V. V., Sapozhnikov Vl. V., Efanov D. V. Kody s summirovaniem dlya sistem tekhnicheskogo diagnostirovaniya [Summation codes for technical diagnostic systems]. Klassicheskie kody Bergera i ikh modifikatsii [Classic Berger codes and their modifications]. Moscow: Nauka Publ., 2020, vol. 1, 383 p. (In Russian)
12. Sapozhnikov V. V., Sapozhnikov Vl. V., Efanov D. V. Kody s summirovaniem dlya sistem tekhnicheskogo diagnostirovaniya [Summation codes for technical diagnostic systems]. Vzveshennye kody s summirovaniem [Weighted Summation Codes]. Moscow: Nauka Publ., 2021, vol. 2, 455 p. (In Russian)
13. Berger J. M. A Note on Error Detection Codes for Asymmetric Channels. Information and Control. 1961, vol. 4, I. 1, pp. 68-73. DOI: 10.1016/S0019-9958(61)80037-5.
14. Berger J. M. A Note on Burst Detection Sum Codes. Information and Control. 1961, vol. 4, I. 2-3, pp. 297-299. DOI: 10.1016/S0019-9958(61)80024-7.
15. Das D., Touba N. A. Weight-Based Codes and Their Application to Concurrent Error Detection of Multilevel Circuits. Proceedings of 17th IEEE Test Symposium, California, USA, 1999, pp. 370-376. DOI: 10.1109/VTEST.1999.766691.
16. Das D., Touba N. A., Seuring M., Gossel M. Low Cost Concurrent Error Detection Based on Modulo Weight-Based Codes. Proceedings of the IEEE 6th International On-Line Testing Workshop (IOLTW), Spain, Palma de Mallorca, July 3-5, 2000, pp. 171-176. DOI: 10.1109/OLT.2000.856633.
17. Sogomonyan E. S., Slabakov E. V. Samoproveryaemyeustroystvai otkazoustoychivye sistemy [Self-checking devices and fault-tolerant systems]. Moscow: Radio i svyaz' Publ., 1989. 208 p. (In Russian)
18. Sogomonyan E. S., Gossel M. Design of Self-Testing and On-Line Fault Detection Combinational Circuits with Weakly Independent Outputs. Journal of Electronic Testing: Theory and Applications. 1993, vol. 4, I. 4, pp. 267-281. DOI: 10.1007/ BF00971975.
19. Busaba F. Y., Lala P. K. Self-Checking Combinational Circuit Design for Single and Unidirectional Multibit Errors. Journal of Electronic Testing: Theory and Applications. 1994, vol. 5, I. 5, pp. 19-28. DOI: 10.1007/BF00971960.
20. Morosow A, Saposhnikov V. V., Saposhnikov Vl. V., Goessel M. Self-Checking Combinational Circuits with Unidirectionally Independent Outputs. VLSI Design. 1998, vol. 5, I. 4, pp. 333-345. DOI: 10.1155/1998/20389.
21. Matrosova A. Yu., Levin I., Ostanin S. A. Self-Checking Synchronous FSM Network Design with Low Overhead. VLSI Design. 2000, vol. 11, I. 1, pp. 47-58. DOI: 10.1155/2000/46578.
22. Efanov D. V., Sapozhnikov V. V., Sapozhnikov Vl. V. Organization of a Fully Self-Checking Structure of a Combinational Device Based on Searching for Groups of Symmetrically Independent Outputs. Automatic Control and Computer Sciences. 2020, vol. 54, I. 4, pp. 279-290. DOI: 10.3103/S0146411620040045.
23. Sapozhnikov V. V., Sapozhnikov Vl. V., Efanov D. V. Vzveshennye kody s summi-rovaniem dlya organizatsii kontrolya logicheskikh ustroystv [Weighted codes with summation for organizing the control of logical devices]. Elektronnoe modelirovanie [Electronic modeling]. 2014, vol. 36, I. 1, pp. 59-80. (In Russian)
24. Efanov D. V., Sapozhnikov V. V., Sapozhnikov Vl. V. Using Codes with Summation of Weighted Bits to Organize Checking of Combinational Logical Devices. Automatic Control and Computer Sciences. 2019, vol. 53, I. 1, pp. 1-11. DOI: 10.3103/ S0146411619010061.
25. Dmitriev V. V. O dvukh sposobakh vzveshivaniya i ikh vliyanii na svoystva kodov s summirovaniem vzveshennykh perekhodov v sistemakh funktsional'nogo kontrolya logicheskikh skhem [On two methods of weighting and their influence on the properties of codes with the summation of weighted transitions in functional control systems for logic circuits]. Izvestiya Peterburgskogo universiteta putey soobsh-cheniya [Izvestiya of the Petersburg University of Communications]. 2015, I. 3, pp. 119-129. (In Russian)
26. Mehov V., Saposhnikov V., Sapozhnikov Vl., Urganskov D. Concurrent Error Detection Based on New Code with Modulo Weighted Transitions between Information Bits. Proceedings of 7th IEEE East-West Design & Test Workshop (EWDTW'2007), Erevan, Armenia, September 25-30, 2007, pp. 21-26.
27. Mekhov V. B., Sapozhnikov V. V., Sapozhnikov Vl. V. Kontrol'kombinatsionnykh skhem na osnove modifitsirovannykh kodov s summirovaniem [Control of combinational circuits based on modified codes with summation]. Avtomatika i telemekhanika [Automation and Telemechanics]. 2008, I. 8, pp. 153-165. (In Russian)
28. Efanov D., Sapozhnikov V., Sapozhnikov Vl. On One Method of Formation of Optimum Sum Code for Technical Diagnostics Systems. Proceedings of 14th IEEE East-West Design & Test Symposium (EWDTS'2016), Yerevan, Armenia, October 14-17, 2016, pp. 158-163, DOI: 10.1109/EWDTS.2016.7807633.
29. Efanov D. V., Sapozhnikov V. V., Sapozhnikov Vl. V. Kody s summirovaniem s fik-sirovannymi znacheniyami kratnostey, obnaruzhivaemykh monotonnykh i asim-metrichnykh oshibok dlya sistem tekhnicheskogo diagnostirovaniya [Summation codes with fixed multiplicity values, detectable monotonic and asymmetric errors for technical diagnostic systems]. Avtomatika i telemekhanika [Automation and Telemechanics]. 2019, I. 6, pp. 121-141. (In Russian)
30. Efanov D. V., Pashukov A. V. The Weight-Based Sum Codes in the Residue Ring by Arbitrary Modulus for Synthesis of Self-Checking Digital Computing Systems. Proceedings of 19th IEEE East-West Design & Test Symposium (EWDTS'2021), Batumi, Georgia, September 10-13, 2021, pp. 170-179, DOI: 10.1109/ EWDTS52692.2021.9581032.
31. Zakrevskiy A. D. Pottosin Yu. V., Cheremisinova L. D. Logicheskieosnovy pro-ektirovani-ya diskretnykh ustroystv [Logical foundations for the design of discrete devices]. Moscow: Fizmatlit Publ., 2007. 592 p. (In Russian)
32. Sapozhnikov V. V., Sapozhnikov Vl. V., Urganskov D. I. Universal'nye struktury dvoi-chnykh schetchikov edinits po proizvol'nomu modulyu scheta [Universal Structures of Binary Counters of Units by an Arbitrary Counting Modulus]. Elektronnoe modelirovanie [Electronic modeling]. 2002, V. 24, I. 4, pp. 65-81. (In Russian)
33. Sapozhnikov V. V., Sapozhnikov Vl. V., Urganskov D. I. Blochnaya struktura dvo-ichnogo schetchika edinits po proizvol'nomu modulyu scheta [Block structure of a binary counter of units by an arbitrary modulus of count]. Elektronnoe modelirovanie [Electronic modeling]. 2005, V. 27, I. 4, pp. 65-81. (In Russian)
34. Saposhnikov V. V., Saposhnikov Vl. V., Urganskov D. I. Composite Structure of Binary Counter of Ones Arbitrary Modulo. Proceedings of East-West Design & Test Workshop (EWDTW'05), 15-19 September 2005, Odessa, Ukraine, pp. 102-106.
35. Saposhnikov V. V., Saposhnikov Vl. V., Urganskov D. I. Multistage Regular Structure of Binary Counter of Ones Arbitrary Modulo. Proceedings of East-West Design & Test Workshop (EWDTW'06), 15-19 September 2006, Sochi, Russia, pp. 287-290.
36. Suprun V. P., Dorozhinskiy A. L. Summator po modulyu pyat'. - Avtorskoe svidetel'stvo SSSR № 1388850, SU 1803911A1 [Adder modulo five. - Author's certificate of the USSR No. 1388850, SU 1803911 A1]. 1986. 3 p. (In Russian)
37. Avgul' L. B. Summator po modulyu sem'. - Avtorskoe svidetel'stvo RF RU 2028660 C1, opublikovano 09.02.1995, podano 21.05.1992 [Adder modulo seven. - Author's certificate of the Russian Federation RU 2028660 C1, published on 02/09/1995, filed on 05/21/1992]. 7 p. (In Russian)
38. Suprun V. P., Gorodecky D. A. Realization of Addition and Multiplication Operations in Unitary Codes. Automatic Control and Computer Sciences. 2010, vol. 44, I. 5, pp. 292-301. DOI: 10.3103/S014641161005007X.
39. Suprun V. P. Single-Level Schematic Realization of Basic Operations of Modular Arithmetic in Unitary Codes. Automatic Control and Computer Sciences. 2011, vol. 5, I. 2, pp. 70-79. DOI: 10.3103/S0146411611020088.
40. Drozd A. V., Kharchenko V. S., Antoshchuk S. G., Drozd Yu. V., Drozd M. A., Sulima Yu. Yu. Rabochee diagnostirovanie bezopasnykh informatsionno-upravlyayushchikh system [Working diagnostics of safe information and control systems]. Khar'kov: Natsional'nyy aerokosmicheskiy univer-sitet im. N.E. Zhukovskogo «KhAI» Publ., 2012. 614 p. (In Russian)
41. Balaka E. S., Gorodetskiy D. A., Rukhlov V. S., Shchelokov A. N. Razrabotka vysoko-skorostnykh summatorov po modulyu na baze kombinatsionnykh summatorov s parallel'nym perenosom [Development of high-speed modulo adders based on combinational adders with parallel transfer]. Izvestiya YuFU. Tekhnicheskie nauki [Izvestiya SFedU. Technical science]. 2016, I. 6, pp. 158-169. (In Russian)
42. Intel® Quartus® Prime Download - Intel® Quartus® Prime Software. Available at: https://www.intel.ru/content/www/ru/ru/software/programmable/quartus-prime/download. html (accessed: November 08, 2021).
43. Khakhanov V. I., Litvinova E. I., Guz'O. A. Proektirovanieitestirovanietsifrovykhsistem nakristallakh [Design and testing of digital systems-on-chips]. Khar'kov: KhNURE Publ., 2009. 484 p. (In Russian)
44. Navabi Z. Digital System Test and Testable Design: Using HDL Models and Architectures. Springer Science+Business Media, LLC 2011, 435 p.
45. MAX II Device Handbook, vol. 1. Altera Corporation, 2007, 107 p.
46. PLIS semeyctva MAX II. Available at: http://altera.ru/plis-max-II.html (accessed: November 08, 2021).
47. Collection of Digital Design Benchmarks. Available at: http:// ddd.fit.cvut.cz/www/ prj/Benchmarks/.
48. SIS: A System for Sequential Circuit Synthesis. E.M. Sentovich, K.J. Singh, L. Lavagno, C. Moon, R. Murgai, A. Saldanha, H. Savoj, P.R. Stephan, R.K. Brayton, A. Sangiovanni-Vincentelli. Electronics Research Laboratory, Department of Electrical Engineering and Computer Science, University of California, Berkeley, 4 May 1992, 45 p.
49. Drozd A., Kharchenko V., Antoshchuk S., Sulima J., Drozd M. Checkability of the Digital Components in Safety-Critical Systems: Problems and Solutions. Proceedings of 9th IEEE East-West Design & Test Symposium (EWDTS'2011), Sevastopol, Ukraine, 2011, pp. 411-416, DOI: 10.1109/EWDTS.2011.6116606.
50. Drozd O., Rucinski A., Zashcholkin K., Martynyuk O., Drozd J. Resilient Development of Models and Methods in Computing Space. Proceedings of 19th IEEE East-West Design & Test Symposium (EWDTS'2021), Batumi, Georgia, September 10-13, 2021, pp. 70-75, DOI: 10.1109/EWDTS52692.2021.9581002.
