CC BY
49
(10)
V X V0 V X AV
sin ф1 = ---=7
V • v0 V • V + AV ’
где Vo — вектор наблюдения, вычисленный с ошибкой; aV — абсолютная погрешность вектора V;
Фі — угол между векторами V и Vo.
Вычислим векторное произведение, подставив
компоненты векторов V и AV :
_ _ i j k
V xAV = Vx Vy Vz = i(Vy • AVz - Vz • AVy) +
AVx AVy AVz
+ j(z •AVx - Vx •AVz)+ k(Vx •AVy - Vy •AVx).
Выполнив алгебраические преобразования числителя и знаменателя в (10), получим:
AV
Isin ф 1 = -L=r V
sin а
(11)
1 +
AV
AV
+ 2 -f=j-
V
• cos а
как угловая погрешность (угловое разрешение). С учетом (6) и (13) имеем
5 V + 0,55
F • V G
< v
макс
(14)
З.Результаты
1. Предложено характеризовать оценку точнос -ти геометрических преобразований СВ угловым разрешением системы. Этот параметр является исходным для проектирования СВ, так как соответствует количественным требованиям нормального восприятия синтезируемого изображения человеком-опе-ратором.
2. Получено аналитическое соотношение (14), которое связывает между собой угловое разрешение и другие технические характеристики системы отображения (экрана) и мажорантную оценку погрешности вычислений спецпроцессора, приведенную к угловому разрешению.
3. Мажоранта в (14) представлена через параметры точности вычислений спецпроцессора. Варьируя эти параметры, можно минимизировать мажоранту и решать задачу оптимизации системы в целом.
где а — угол между векторами V и AV .
С учетом мажорантного подхода, а также того, что ф(рад)<<1, упростим соотношение (11). При
этом учтем, что ф1 увеличивается при а ^ л/2 , а
I —12 /і—12
также пренебрежем AV V . Тогда
IavI
Ф1 -|—| = 5 V
(12)
Окончательно, с учетом (4), (9) и (12), получим:
Ф <
ы1 макс
fF • |V|A
5 V + 0,55
G
(13)
макс
В соответствии с [4] выражение в правой части (13) есть мажоранта такого показателя качества СВ,
Литература: 1. Гусятин Б.М. Математическая модель геометрических преобразований для спецпроцессоров растровой графики//Радиоэлектроника и информатика. 1997. №1. С.86-87. 2.Патент № 2020557МКИ5 G06F 7/ 548. Устройство для вычисления быстрых геометрических преобразований / Гусятин В.М., Горбачев В.А., Либероль Б.Д. Опубликовано 30.09.94 // Открытия. Изобретения. Промышленные образцы. Товарные знаки, Бюл. №18, 1994. 3. Пэдхем Ч, Сондерс Дж.Восприятие света и цвета. М.: Мир, 1978. 252 с. 4.Смирнов А.Я., Меньшиков /’./’.Сканирующие приборы. Л.: Машиностроение, 1986. 145с.
Поступила в редколлегию 01.05.98
Рецензент: д-р техн. наук, проф. Руденко О.Г.
Гусятин Владимир Михайлович, канд. техн.наук, доцент кафедры электронных вычислительных машин ХТУРЭ. Научные интересы: теория и практика построения спецпроцессоров растровых графических систем реального времени. Адрес: 310726, Украина, Харьков, пр. Ленина, 14, тел. 40-93-54, 66-61-22.
УДК 681.325
К ВОПРОСУ
ПРОЕКТИРОВАНИЯ СТРУКТУРЫ ПРОЦЕССОРА
БЕРЕЖНАЯМ.А., ЛОБОДА В.Г, ЦУКАНОВ В.Ю.
Предложена перестраиваемая модель микропроцессора, позволяющая получать структуры с различными порядками функционирования компонентов.С помощью специального логико-комбинаторного алгоритма определены минимальные трассы для сигналов при реализации множества типовых операций.
Введение
Процессоры ЭВМ принято подразделять на специализированные и общего назначения, которые служат для решения соответственно конкретных задач и задач широкого круга [1]. Структурноалгоритмической организации процессоров посвящено большое количество работ, направленных в основном на проектирование функционально-ориентированных устройств. Последнее объясняется переходом средств вычислительной техники от систем общего назначения к проблемно-ориентированным системам с улучшенными технико-экономическими характеристиками. При этом функциональная ориентация процессоров рассматривается как одно из возможных средств проблемной ориентации [1]. В [1,2] приведены общие вопросы сис-
120
РИ, 1998, № 2
темного проектирования функционально-ориентированных процессоров (микропроцессоров). Теоретические и инженерные вопросы проектирования операционных и управляющих автоматов некоторых специализированных микропроцессоров обобщены в [3].
Возможность векторизации вычислительных процессов на уровне микроопераций и микроданных явилась предпосылкой для создания многоуровневых конвейерных вычислительных систем в целях быстрой реализации некоторого класса задач [4] на базе оригинальных алгоритмических методов с использованием специализированных операций.Зада-ча определения оптимального набора операций для специализированных процессоров была поставлена и частично решена в [5].
Появление RISC-процессоров с ограниченным набором операций заполнило брешь между процессорами общего назначения и специализированными (функционально-ориентированными) [6].
Тем не менее продолжают совершенствоваться все типы процессоров (микропроцессоров) для их конкретного приложения.
Рассмотрим модель перестраиваемой микропрограммируемой структуры процессора с перестройкой на уровне как всего устройства, так и его операционного и управляющего автоматов. Архитектурный уровень микропрограммирования является сравнительно регулярным для воспроизведения функций из более высоких уровней, а также на этом микропрограммируемом уровне с помощью разнообразных архитектурных решений [7]. Данная тенденция ещё более усиливается в связи с применением микропрограммируемых микропроцессоров, что подтверждается большим количеством работ по реализации средствами микропрограммирования: конструкций алгоритмических языков программирования; процедур прерывания для операционных систем; специализированных и функционально-ориентированных процессоров и т. д. [8].
1. Общая модель функционирования микропрограммируемого процессора
Концепция функционирования базовой структуры процессора строится на следующих положениях [9]. Каждая микропрограмма (микроалгоритм) вида (типа) МПіє|МП| наиболее эффективно реализуется некоторой структурой Sie{S|.
Каждая j-я операция і-й микропрограммы MOjie{MO| і требует для своей реализации определённый набор структурных элементов в операционном и управляющем автоматах (ОА,УА). Поэтому организовать вычислительный процесс можно при повышенном быстродействии, имея избыточное число необходимых узлов в максимальной структуре Smaxe{S| и избыточное число элементов в ОАтахє{ОА| и УЛтахє{УА| этой структуры.
На рис.1 представлен алгоритм перестройки базовой структуры Smax микропрограммируемого процессора для быстрой реализации заданной микропрограммы [10].
Задатчиком вычислительного процесса здесь является идентификатор микроалгоритма (микропрог-раммы).Граф взаимодействия (взаимовлияния) аппаратно-программных средств процессора изображен на рис.2. Вершины графов S,OA,yA в свою очередь можно представить в виде графов прохождения сигналов (графов задержек).
РИ, 1998, № 2
Рис. 1. Алгоритм работы
2. Операторные модели микропрограммируемого процессора
Анализ инженерных разработок процессоров и руководящих технических материалов (РТМ) по микропроцессорным комплектам (МПК) даёт основания представить всё множество имеющихся конфигураций технических структур процессоров (на базе любых МПК) в виде базовых обобщенных конфигураций [11].
121
Рис. 3 иллюстрирует базовую конфигурацию процессора на основе разрядно-модульного МПК.
Схемы обвязки
I
УА
Контроллер адреса микрокоманд (КАМ) ПЗУ микрокоманд (ПЗУМ)
Операционный автомат (ОА)
Системная магистраль Схемный драйвер
t
Системная магистраль
Рис. 3. Базовая конфигурация
Отличительной особенностью микропрограммируемых МПК является отсутствие жесткой ориентации на конкретную архитектуру процессора. А существующие методы кремниевой компиляции позволяют агрегатировать модули типа КАМ, ПЗУМ, ОА и другие вспомогательные схемы в целях создания технологических структур, удовлетворяющих заказчика по быстродействию. При этом целесообразно на первом этапе проектирования сравнивать не сами БИС МПК, а конфигурации технических структур процессоров во взаимодействии с внешней средой. Здесь хорошим инструментом служит моделирование [11—13]. Синтез микропрограммируемых структур—итеративный процесс,при котором разрабатываемые аппаратурное и микропрограммное обеспечения последовательно совершенствуются и адаптируются друг к другу.
Согласно рис. 3 можно составить самую примитивную (тривиальную) операторную модель S микропрограммируемого процессора. Такая модель S изображена на рис. 4.
Рис.4. Базовый граф процессора
Здесь в трактах передачи информации находятся: 1 - КАМ; 2 - ПЗУМ; 3 - ОА (АЛУ). Обратные связи реализуют действия типа «план» — «факт».
Для конвейеризации и кэширования необходимо вводить в тракты передач информации структуры дополнительные буферы [4, 7, 8]. В этом случае можно получить множество различных структур {S}m. Вариации некоторых таких структур при m=11 показаны на рис. 5.
Здесь 4 — регистр адреса микрокоманд (РАМ); 5 — регистр микрокоманд (РМ); 6 — регистр операционного поля (РМО); 7— регистр адресного поля (РМА); 8 — регистр состояния (РС).Число m определяется дизайном топологии МПК [7].
Компоненты 4—8 структур (см. рис. 5) имеют чётко фиксированную величину задержки распространения сигналов. Для компонентов 1—3, имеющих сложную многоканальную структуру, невозможно однозначно определить задержку сигналов со входа на выход при выполнении различных микроопераций.
Действительно, анализ структур модулей многокристальных МПК типа ОА (АЛУ) и КАМ показывает [14], что графовое представление таких структур содержит несколько десятков вершин и дуг, которые образуют множество путей прохождения информации. В пределах одной статьи не представляется возможным привести обобщенные максимальные графовые модели ОА (АЛУ) и КАМ ввиду их громоздкости. Таким образом, перестраиваемая операторная или графовая модель микропрограммируемого процессора содержит максимально необходимое число интерпретирующих вершин-операторов для адаптации структур S к заданной микропрограмме.
Здесь число m определено выбором из банка МПК коммерческого набора модулей серии К1804[14].
3. Алгоритмическое и программное обеспечение моделирования
Степень соответствия структуры Si микропрограмме МПІ следует оценивать по нижней границе быстродействия микропроцессора.На первом этапе эксперимента зафиксируем величины задержек т для всех вершин графов рис.5 так,чтобы
т1 =...= т8 = const.
122
РИ, 1998, № 2
Таким образом,можно определить длительность такта для Si. По структуре МЫ можно найти общее число тактов , а следовательно, и время реализации ТМПі - как оценку длительности исполнения МПІ.
Структуры S1—S3, S10 являются последовательными, а S4—S9, S11 — конвейерными.
В S7 реализован трёхуровневый конвейер (максимальное распараллеливание действий операторов 1—3 по рис. 5). Конвейерная обработка микрокоманд позволяет сократить длительность тактов,но приводит к увеличению их числа на условных переходах. Поэтому при выборе структуры Si следует учитывать соотношение значений т1, т2, т3 и такие характеристики МПІ, как число выполнений условных и безусловных переходов. Для оценки быстродействия S-структур используем аппарат L-сетей Петри[15]. S-уровень сетей L можно организовать по подобию E-сетей. Такой аппарат моделирования обладает наибольшей моделирующей способностью и универсальностью. Переходы L-сети (в уровне S), моделирующие задержки т1, т2, т3, для всех S одинаковы, при этом выполняется условие
т2= т1+т3 .
L-модели были составлены для всех S1—S11-структур, однако здесь в качестве примера приведена L-модель только для структуры S7 (рис. 6).
Т3 А3 Т Ч А4 Т 1
* * А2 А5 Т с>-о—н ‘ 1 А7 Т 5 А6 ь—о 6 А8 А9 о
Т 2
" А10 Т7 А1 Gel
Рис. 6. Петри-модель
Результаты обработки L-модели для S7 с помощью пакета СИМ ПЕТРИ [11] приведены в табл. 1-3.
Таблица 1
Матрица позиций ___________
Номер Марки- ровка Крайние позиции #Маркера
1 0 0 0
2 1 0 1
3 0 0 0
4 0 0 0
5 0 0 0
6 0 -2 0
7 0 0 0
8 0 0 0
9 0 0 0
10 0 -2 0
Таблица 2
Матрица пе реходов
Номер Тип Время Сос- тояние Число запусков
1 7 1 0 0
2 1 4 0 0
3 1 6 0 0
4 1 10 0 0
5 2 1 0 0
6 8 1 0 0
7 1 1 0 0
Таблица 3
Матрица инцидентности__________
1 2 3 4 5 6 7
1 0 0 0 0 0 0 1
2 0 0 0 0 -1 1 0
3 0 0 0 1 0 -1 0
4 1 0 0 -1 0 0 0
5 0 0 1 0 0 -1 0
6 1 0 -1 0 0 0 0
7 0 1 0 0 0 -1 0
8 1 -1 0 0 0 0 0
9 -1 0 0 0 1 0 0
10 0 0 0 0 1 0 -1
Для двадцати различных микропрограмм {МП}20, интерпретирующих двадцать типовых макроопераций (команд),в результате L-моделирования было получено семейство характеристик вида
T = /(S) при МП = const, где T — время реализации МП; S — структура среды, реализующей данную МП.
Критерий выбора S для фиксированной МП — минимальное время реализации Tmin (табл.4).
Таблица 4
мп 1 2 3 4 5
S 2 7 3 1 4
мп 6 7 8 9 10
S 8 8 5 2 1
мп 11 12 13 14 15
S 3 9 4 10 5
мп 16 17 18 19 20
S 2 6 6 7 11
На следующем этапе моделирования необходимо учитывать неоднозначность задержек т1, т3 при выполнении различных операций.
Расчет временных параметров операторов 1 и 3 (см. рис. 4) производится в такой последовательности [7].
1. Фиксировать структуры вершин 1 и 3.
2. Фиксировать набор операций, выполнение которых предусматривается данными структурами.
3. Для каждой операции определять источники и приёмники информации, а также структурные элементы, участвующие в её переработке.
4. Для каждой операции строить граф задержек, представляя элемент структуры совокупностью задержек прохождения информации через них при выполнении заданной операции.
РИ, 1998, № 2
123
5. Рассчитывать минимальную длительность операции (критический путь максимальной длины) по графу ее задержек.
6. Полученный набор длительностей операций использовать при расчёте оптимальных длительностей такта и оптимальной структуры S.
В данной работе для расчёта критического пути был использован логико-комбинаторный алгоритм Г.ИАнкудинова синтеза структуры сложных объектов [12], который позволяет находить требуемые рациональные связи в избыточной структуре с учётом вводимых ограничений. Множество альтернативных вариантов путей представляется в виде альтернативного И—ИЛИ графа с последующим использованием специальных скобочных форм булевой алгебры в целях экономии памяти моделирующей ЭВМ.
Программа SINTEZ нахождения критических путей в сложной структуре состоит из следующих процедур:
VVOD — ввод данных для программы;
POIS — замена вида z ^ z *Bz *az ;
DEL—удаление необходимых элементов;
SOKR — подстановка вида :
Dx &Ex ^ x (Dx‘*Ex=0 uDx=1*Ex‘)u Dx=0*Ex=0,
Dx & Ex^> x*Dx‘*Ex=1 uDx=0Ex‘,
где x = S или x = z;
VIN — вынесение S за скобки; z
POIS — подстановка вида S ^ VSELXZ ;
SKOB — удаление лишних скобок;
ZEV — замена элементов временем,затрачивае-мым на выполнение соответствующей функции ;
MINST—нахождение оптимальной структуры .
Перестроение структуры S совместно с трассировкой путей прохождения сигналов по КАМ и ОА (АЛУ) позволили создать операционно-программную модель быстродействующего микропроцессора, работающую в соответствии с алгоритмами рис. 1 и 2.
Заключение
Предложенная и рассмотренная в статье концепция и средства построения структуры процессора (микропроцессора) позволяют получить некоторую промежуточную структуру между CISC и RISC структурами — MISC. При этом MISC структура сохраняет характерные свойства, присущие двум базовым структурам. Согласно статистике, пока нет полной уверенности в том, что с помощью ограниченного набора однотактных команд можно «быстро» реализовать все многочисленные по типу алгоритмы, полученные в результате человеческой деятельности.
Предложенная структура позволяет оперативно наращивать систему команд путём введения требуемых микроалгоритмов (микропрограмм) и исполнять команды в динамичной вычислительной среде. Литература: 1. Функционально-ориентированные процессоры / А.И.Водяхо, В.Б.Смолов, В.У.Плюснин, Д.В.Пу-
занков / Под ред. В.Б.Смолова. Л.: Машиностроение. Ленингр. отделение, 1988. 224 с. 2. Артюх В.А. Методика системотехнического проектирования специализированных вычислительных систем. Пенза: ППИ, 1986. 12 с. 3. Мухопад Ю.Ф. Проектирование специализированных микропроцессорных вычислителей. Новосибирск: Наука, 1981. 161 с. 4. Самофалов К.Г.,Луцкий Г.М. Основы теории многоуровневых конвейерных вычислительных систем. М.: Радио и связь, 1989. 272 с. 5. Новиков Г.И. Об иерархии систем микроопераций и логических условий // Оптимизация в проектировании дискретных устройств. ЛДНТП, 1976. С. 70-84. 6. Сизов К.А. Микропроцессор будущего: RISC, CISC или MISC? // Библиотека информационных технологий: Сборник статей. Вып. 1 / Под ред. Г.Р.Громова. М.: Наука, 1990. С. 118-124.
7. Проектирование цифровых систем на комплектах микропрограммируемых БИС / С.С.Булгаков, В.М.Мещеря-ков, В.В.Новосёлов, Л.А.Шумилов. М: Радио и связь, 1984. 240 с. 8. Комплект БИС К1804 в процессорах и контроллерах / В.М.Мещеряков, И.Е.Лобов, С.С.Гле-бов и др. М.: Радио и связь, 1990. 256 с. 9. Скорик В.Н., Степанов А.Е., Хорошко В.А. Мультимикропроцессорные системы. К.: Техника, 1989. 192 с. 10. Бережная М.А. К задаче выбора структуры микропроцессора // 1-й международный молодёжный форум «Электроника и молодёжь в XXI веке». Тез. докл. Харьков: ХТУРЭ, 1997. С. 228. 11. Зозуля И.В., Лобода В.Т., Лобода Н.В., Пилипенко С.Н. Алгоритм оценки микропрограммируемых структур на БИС и их реализация в САПР отрасли // НТИС. Автоматизация, телемеханизация и связь в нефтяной промышленности. М.: ВНИИОЭНГ, 1992. №11. С.4-9. 12. Зозуля И.В., Кукса Т.В., Лобода Н.В. К вопросу автоматизации трассировки инженерных сетей // НТЖ. Автоматизация, телемеханизация и связь в нефтяной промышленности. М.: ВНИИОЭНГ, 1994. № 6-7. С. 9-11. 13. Лобода В.Г., Цуканов В.Ю. Программно-алгоритмическое обеспечение технологии проектирования микропроцессорных структур // НМК: Використання комп’ютерних технологій у навчальному процесі. Тези доповідей. Харків: ХТУРЕ, 1997. С.76. 14.Гук М. Процессоры INTEL: от 8086 до PENTIUM II. Архитектура, интерфейс, программирование. С.-Пб: П, 1997. 224 с. 15. Ельчанинов Д.Б., Лобода В.Г. Моделирование систем с динамической структурой L-сетями Петри // Сб. материалов международной конференции «Математическое моделирование и информационные технологии». Белгород: БелГТАСМ, 1997, ч.8. С. 179-188.
Поступила в редколлегию 20.04.98
Рецензент: д-р техн. наук, проф. Руденко О.Г.
Бережная Марина Анатольевна, аспирантка ХТУРЭ. Научные интересы:системы диагностики ЭВМ. Увлечения: кулинария. Адрес: 310052, Украина, Харьков, ул.Планетная,18, тел.92-64-80.
Лобода Виталий Гаврилович, канд. техн. наук, профессор. Научные интересы: коммутация вычислительных структур. Увлечения: мотоцикл. Адрес: 310144, Украина, Харьков, ул.Уборевича, 12, кв. 55, тел.65-73-65.
Цуканов Виталий Юрьевич, аспирант ХТУРЭ. Научные интересы: алгоритмическое и программное обеспечение функционально-ориентированных процессоров. Увлечения: автомобиль. Адрес: 310111, Украина, Харьков, ул. Познанская, 2, кв.67, тел.10-42-63.
124
РИ, 1998, № 2
