CC BY
358
УДК 621.374.42
RESEARCH AND MINIMIZATION OF PHASE NOISE IN PLL FREQUENCY SYNTHESIZER
Zaitsev Andrey Alekseevich, senior engineer, Scientific research institute of computing devices and control systems, National research university «Moscow Institute of Electronic Technology», andazaitsev@mail.ru
Abstract. The article subject matters are the description of output phase noise of PLL frequency synthesizer (PLL) in frequency and time domain, the sources of phase noise and their transfer functions, the techniques of the fractional-N noise cancellation. The efficiency of use additional LPF as a part of the PLL loop filter for decrease of total phase noise in output signal of PLL is researched. The determination of cut-off frequency and calculation of additional LPF are suggested.
Keywords: PLL frequency synthesizer; phase noise; jitter; fractional-N noise cancellation; loop filter; low-pass filter.
ИССЛЕДОВАНИЕ И МИНИМИЗАЦИЯ ФАЗОВОГО ШУМА В ФАПЧ СИНТЕЗАТОРАХ ЧАСТОТ
Зайцев Андрей Алексеевич, ведущий инженер, НИИ вычислительных средств и систем управления Национального исследовательского университета
«Московский Институт Электронной Техники», andazaitsev@mail.ru
Аннотация. В статье рассмотрены характеристики фазового шума выходного сигнала синтезатора сетки частот (ССЧ) в частотной и временной области, источники фазового шума и их передаточные функции, технологии уменьшения эффекта помех дробности в дробных-N ССЧ. Исследована эффективность использования дополнительных ФНЧ в составе блока петлевого фильтра контура ФАПЧ для уменьшения результирующего фазового шума выходного сигнала ССЧ. Даны рекомендации по выбору частоты среза и определению значений элементов дополнительных ФНЧ.
Ключевые слова: синтезатор сетки частот на базе ФАПЧ; фазовый шум; джиттер; подавление помех дробности; петлевой фильтр; фильтр нижних частот.
Введение. Многие современные высокопроизводительные интегральные микросхемы представляют собой интеграцию на одном кристалле процессорных ядер, кодеров и декодеров, аналого-цифровых и цифроаналоговых преобразователей, специализированных блоков ввода-вывода и радиочастотных модулей. Частота обработки информации в таких микросхемах преодолела порог 4 ГГц. Для поддержки режимов максимальной производительности и режимов мик-
ропотребления требуется гибкая система выработки сигналов тактовой синхронизации. При этом широко доступные кварцевые резонаторы работают на частотах до 100 МГц и возможности перестройки частоты генерации ограничены. В результате для получения широкого диапазона частот в составе микросхем используют блоки программируемых синтезаторов сетки частот (ССЧ) на базе контура фазовой автоподстройки частоты (ФАПЧ).
В блоках ССЧ на базе контура ФАПЧ в качестве источника опорной частоты используют кварцевый резонатор, имеющий стабильную частоту и хорошие шумовые характеристики. Умножение значения опорной частоты обеспечивается благодаря делению выходной частоты генератора, управляемого напряжением в цепи обратной связи контура.
Требования дальнейшего улучшения характеристик высокопроизводительных интегральных микросхем формируют соответствующие требования к блокам ССЧ. В результате основными задачами в области проектирования интегральных ССЧ являются [2,4,8,39]:
• расширение рабочего диапазона синтезируемых частот;
• уменьшение шага перестройки синтезируемых частот;
• уменьшение фазового шума в сигнале выходной частоты, повышение устойчивости к помехам по цепям питания и по подложке кристалла микросхемы;
• сокращение длительности переходных процессов автоподстройки частот;
• полностью интегральная реализация и минимизация площади, занимаемой на кристалле микросхемы;
• минимизация энергопотребления. Многовариантность функционального назначения микросхем
определяет приоритетность характеристик ССЧ, что в свою очередь влияет на выбор решений по реализации их схем. Например, одним из условий достижения максимальной производительности микропроцессоров, аналого-цифровых преобразователей, радиочастотных модулей и многих других устройств является минимизация фазового шума в сигнале выходной частоты ССЧ.
Статья посвящена исследованию передаточных функций источников фазового шума в ССЧ на базе контура ФАПЧ в окрестности частоты полосы пропускания контура, а также исследованию эффективности использования дополнительного фильтра нижних частот (ФНЧ) 1-го, 2-го и 3-го порядка в составе блока петлевого фильтра (ПФ) контура ФАПЧ с целью уменьшения результирующего фазового шума выходного сигнала ССЧ.
Для проведения исследований рассмотрены следующие вопросы:
• Типовая структурная схема ССЧ на базе контура ФАПЧ.
• Характеристики фазового шума выходного сигнала ССЧ в частотной и временной области.
• Источники фазового шума и их передаточные функции.
• Технологии уменьшения эффекта помех дробности в дробных-N ССЧ.
• Влияние дополнительных ФНЧ в составе блока ПФ на передаточные функции источников шума.
• Рекомендации по выбору значений элементов дополнительных ФНЧ.
Типовая структурная схема ССЧ на базе контура ФАПЧ. Типовая структурная схема ССЧ на базе контура ФАПЧ представлена на рис. 1 [2,5,8,21,34,36].
Рис. 1. Типовая структурная схема ССЧ на базе ФАПЧ: ИЧФД - импульсный
частотно-фазовый детектор; ИТНЗ - источник тока накачки заряда; ПФ -петлевой фильтр; ГУН - генератор, управляемый напряжением; ДЧ - делитель
частоты.
Выходные сигналы блока ИЧФД управляют блоком ИТНЗ, формируя на его выходе импульсы тока 10, длительность и полярность которых пропорциональны фазовой разности сигналов опорной частоты Ешр и частоты обратной связи Ест. Импульсы тока 10 поступают на ПФ, где преобразуются в управляющее напряжение Уусо для автоматической подстройки частоты и фазы ГУН. В соответствии со значением напряжения ¥ут на выходе ГУН вырабатывается сигнал выходной частоты FvCO. Для формирования сигнала частоты обратной связи FcNт частота Fvco делится на коэффициент N в блоке ДЧ. Изме-
нение напряжения Уут осуществляется таким образом, чтобы устранить рассогласование между фазами сигналов Гше и FcNт, и, тем самым, ввести контур ФАПЧ в синхронизм. При этом выходная частота Fvco равна:
Е = N1
1 УСО 11 НЕЕ .
На рис. 2 представлены типовые схемы блока ПФ 2-го порядка. Изодромное звено RzCz задает нуль передаточной функции контура ФАПЧ для обеспечения запаса по фазе и устойчивости контура во время переходного процесса автоподстройки выходной частоты FVCO [2,5,8,18,20,21,33-37].
Рис. 2. Типовые схемы блока ПФ 2-го порядка.
Частота на которой ПФ имеет максимальный запас по фазе фо^ до значения -90° является геометрическим средним частоты нуля и частоты полюса юр:
®0ЬЕ .
Значение максимального запаса по фазе фоь¥ зависит только от отношения емкостей конденсаторов ^ и Ср и равно:
ср - С2 ____• С2
(0ЬР = агсБт—-- = агсБт-
сор + со2 С2 + 2СР
При заданных и шр блока ПФ для обеспечения максимально возможного запаса по фазе замкнутого контура ФАПЧ необходимо, чтобы частота единичного усиления разомкнутого контура была равна частоте блока ПФ.
При интегральной реализации наибольшее распространение получила структура ПФ рис. 2,а так как в соответствии с выражением:
СР1 + С21 _ С2
СР 2 + С2 2 СР
эта структура имеет меньшую суммарную емкость конденсаторов Ср и Сг. При этом в соответствии с выражением:
Я21 К2 2
с \
ср
С -сг у
2
сопротивление резистора RZ1 превышает сопротивление RZ2.
На практике широко используется отношение шр = 11 при котором блок ПФ имеет запас по фазе фоь¥ ~ 56°. В этом случае значения элементов Rzl, Сг1 и Ср1 рис. 2,а определяют как:
_ 1,1соN С = У*1 г _П1Г
^21 = т ът , С21 г, , СР1 = 0,1С21 ,
10 КУСО С0^21
где КуСо - крутизна передаточной (вольт-частотной) характеристики ГУН с размерностью (рад/(с-В)). Значения элементов Rz2, Сгг и Ср2 рис. 2,б определяют как:
_ СоМ г _ 10 г _П1Г
^^^ I С ^ 0,1С 7л ф
22 1,11 о КуСо 22 л/11Со^22 Р2 22
Характеристики фазового шума выходного сигнала ССЧ в частотной и временной области. В результирующий фазовый шум выходного сигнала Гусо блока ССЧ аддитивно входят случайная и регулярная составляющие. Случайная составляющая вызывается действующими в элементах контура ФАПЧ шумовыми эффектами, обусловленными комбинацией термодинамического (теплового и дробового) и низкочастотного (фликкер) шумов и характеризуется нормальным законом распределения амплитуды. Регулярная составляющая свидетельствует о присутствии регулярных помех. В зависимости от конкретного назначения ССЧ представляет интерес рассмотрение характеристик фазового шума в частотной или временной области.
В частотной области фазовый шум проявляется в изменении спектра плотности мощности выходного сигнала. Для идеального
ССЧ мощность выходного сигнала концентрируется в единственной частоте, если сигнал имеет синусоидальную форму, или распределяется между нечетными гармониками, если сигнал имеет форму ми-андра. В реальном ССЧ спектр плотности мощности выходного сигнала распространяется в соседние частоты в окрестности основной частоты [33-35].
Типовой вид спектрограммы выходного сигнала FVCO блока ССЧ представлен на рис. 3,а. Фазовый шум LAF определяется как отношение мощности шума в полосе шириной 1 Гц при определенном смещении AF от основной частоты к мощности основной частоты, т. е. имеет нормированное значение с размерностью (дБн/Гц) [18,19,28,33,34,36,37].
Форма спектра фазового шума указывает на источники шума, действующие в контуре ФАПЧ. Как следует из спектрограммы рис. 3,а, в фазовом шуме присутствуют доминирующие паразитные дискретные составляющие, сдвинутые относительно основной частоты FVCO. Это свидетельствует о наличии в контуре ФАПЧ регулярных помех, действующих, в данном случае, с частотой FREF.
Во временной области фазовый шум проявляется как дрожание длительности (джиттер) периода выходного сигнала Fvco, т. е. как кратковременные отклонения моментов переключения сигнала от их идеального местоположения [12,15,16,33-35]. Так как джиттер вносит неопределенность в синхронизацию событий, он используется при определении допустимых временных отклонений сигналов в цифровых схемах, основанных на фиксированном периоде. В высокопроизводительных приложениях требование малого джиттера является критичным, т.к. неточность в синхронизации напрямую влияет на величину тактовой частоты обработки информации.
Выделяют три характеристики джиттера периода выходного сигнала FVCO: по отношению к идеальной длительности периода, по отношению к соседнему периоду и накопленный джиттер длительности K периодов по отношению к длительности K идеальных периодов [12,15,16,33,34].
Обратимся к рис. 3,6. Джиттер периода ATC показывает отклонение длительности периода от идеального значения:
^TC = TK ~ TSAMPLE .
Джиттер периода описывает величину изменений периода, но не содержит информации о динамике этих изменений.
Межтактовый джиттер ATCC показывает разницу между длительностями соседних периодов:
^ TCC = Тк+1 _ Тк.
Рис. 3. Типовой вид характеристик фазового шума выходного сигнала ССЧ в частотной и временной области: а - спектрограмма; б - характеристики джиттера периода; в - гистограмма джиттера периода.
Джиттер периода и межтактовый джиттер позволяют оценить стабильность работы ГУН и фильтрацию блоком ПФ импульсов тока /0, но не содержат информации о корреляции между длительностями удаленных периодов.
Накопленный джиттер ДТАСС(К) (или погрешность временного интервала) показывает разницу текущего положения фронта К-го периода относительно соответствующего идеального положения:
Накопленный джиттер характеризует динамику контура
Для графического отображения формы статистического распределения джиттера используют гистограммы. Как представлено на рис. 3,в, при построении гистограмм по вертикали отмечают £дТ относительное количество периодов, уложившихся в интервал со значением джиттера ДТС, указанного по горизонтали.
Джиттер периода характеризуется как полным значением так и среднеквадратическим отклонением.
В работах [3,9,10,12,15,27,29,34,35] представлены выражения, связывающие между собой численные значения фазового шума выходного сигнала в частотной и временной области.
Использование спектрограмм и гистограмм при исследовании шумового профиля выходного сигнала ССЧ дает не только статистическое описание соответствующих проявлений фазового шума, но и помогает понять основные причины его возникновения.
Источники фазового шума и их передаточные функции. Чтобы определить способы минимизации фазового шума выходного сигнала ССЧ необходимо выделить и проанализировать источники, составляющие результирующий шум. Как представлено на аналитической модели рис. 4, выходной шум воит($) является результатом взаимодействия различных источников шума, подключенных к выходам блоков контура ФАПЧ. Вид и амплитуда результирующего шума зависят от передаточной функции и от точки подключения каждого источника шума к выходу схемы [8,13,18,19,21-23,25-28,33,34,37].
Аналитическая модель предполагает допущение, что схема линейна и фазовый шум каждого источника мал по сравнению с полезным сигналом.
Передаточные функции блоков модели обозначены как: Крро -передаточная функция, совместно формируемая блоками ИЧФД и
к
К=1
ФАПЧ.
ИТНЗ; ZLF(s) - импеданс блока ПФ; КУС0 - крутизна передаточной характеристики ГУН; 1/Ы - коэффициент передачи блока ДЧ. Источники шума обозначены как: вш^я) - фазовый шум сигнала опорной частоты; /р^(я) - результирующий ток шума блоков ИЧФД и ИТНЗ; У^я) - напряжение шума элементов ПФ; вУС0(я) - фазовый шум выходного сигнала ГУН; вFD(s) - фазовый шум ДЧ.
Рис. 4. Аналитическая модель ССЧ с источниками шума.
Необходимо отметить, что кроме указанных источников шума на все элементы схемы также воздействуют помехи по цепям питания и по подложке кристалла микросхемы, возникающие вследствие переключений цифровых блоков и, таким образом, коррелированные с частотой их работы [22].
Фазовый шум вш^я) сигнала опорной частоты состоит из шума собственно кварцевого резонатора и шума кварцевой ячейки ввода-вывода микросхемы. Обычно шум вш^я) мал по сравнению с шумами остальных элементов контура ФАПЧ [37].
Величина тока шума /р^(я) блоков ИЧФД и ИТНЗ в основном обусловлена следующими факторами: зоной нечувствительности к малой расфазировке входных сигналов; изменением задержки переключения элементов; токами утечки через выход ИТНЗ, элементы ПФ и вход ГУН; термодинамическим шумом источников тока.
Зона нечувствительности ("мертвая зона") возникает, когда величина фазовой ошибки соизмерима с задержками элементов, составляющих блоки ИЧФД и ИТНЗ. В результате не происходит выработки корректирующих импульсов тока /0, т. е. передаточная функция Кр^ становится равна нулю, что означает размыкание управления в контуре ФАПЧ. Это приводит к тому, что выходная частота ГУН дрейфует, пока фазовая разность сигналов ГРЕР и ГСт не достигнет
значения, достаточного для выработки импульсов тока 10 [5,8,18,36,37].
Наличие технологического разброса и изменения напряжения питания и температуры вызывают неравные времена подключений втекающего и вытекающего токов блока ИТНЗ, что дополнительно влияет на изменение ширины "мертвой зоны" в зависимости от требуемого направления тока 10 [5].
Для устранения эффекта "мертвой зоны" используют следующий прием: даже в случае синхронного поступления входных сигналов FшF и FCNT источники втекающего и вытекающего тока блока ИТНЗ одновременно вырабатывают одинаковые и минимальной длительности компенсирующие друг друга импульсы тока так, что результирующий выходной ток 10 равен нулю [5,8,18,36,37].
В идеальном случае между моментами выработки компенсирующих импульсов тока выход блока ИТНЗ находится в высокоомном состоянии. В действительности через выход ИТНЗ, элементы блока ПФ и вход ГУН протекают токи утечки, медленно изменяющие управляющее напряжение Уус0. Для противодействия изменению напряжения Уус0 контур ФАПЧ постоянно вырабатывает корректирующие импульсы тока 10. В результате напряжение Уус0 принимает пилообразную форму, что приводит к паразитной частотной модуляции выходного сигнала FyCO [6].
Напряжение шума уьр(^) блока ПФ в основном определяется тепловым шумом резистора изодромного звена [5,21].
Фазовый шум вуС0(8) выходного сигнала ГУН состоит из внутренних шумов элементов, составляющих ГУН, и шумов из-за помех по цепям питания и по подложке кристалла микросхемы [12,15,17,18,21,25,28,37]. Внутренний шум элементов ГУН включает термодинамический шум и фликкер-шум. Термодинамический шум имеет широкий спектр. Спектральная плотность мощности фликкер-шума обратно пропорциональна частоте.
Фазовый шум врв(я) блока ДЧ в основном вызывается изменением задержки переключения элементов ДЧ из-за помех по цепям питания и по подложке кристалла микросхемы [22].
Так как источники шума располагаются в различных позициях контура ФАПЧ, они вносят разный вклад в результирующий выходной шум воиф) [8,13,18,19,21,23,25,27,28,33,34,37]. В табл. 1 представлены передаточные функции от источников шума к выходному шуму, где Ооф) - передаточная функция разомкнутого контура ФАПЧ:
г< /'Л )КУСО ^) =-77-.
На рис. 5 представлены амплитудно-частотные характеристики (АЧХ) передаточных функций табл. 1.
На фазовый шум источника опорной частоты, блоков ИЧФД, ИТНЗ и ДЧ контур ФАПЧ действует как ФНЧ 2-го порядка [8,19,23,33,34,37]. Причем между частотами ю0 и юр АЧХ имеют наклон -20дБ/дек и только выше частоты юр шум подавляется с наклоном -40дБ/дек [1]. На частотах ниже ю0 шум источника опорной частоты и блока ДЧ передается на выход схемы с усилением N. Шум блоков ИЧФД и ИТНЗ передается с усилением Л^ро:
К РЕВ
Таким образом, передаточные функции шумов данных блоков прямо пропорциональны коэффициенту N блока ДЧ, в связи с чем, значение N выбирают минимально возможным.
Таблица 1. Передаточные функции источников шума.
Источник шума Передаточная функция АЧХ передаточной функции
Источник опорной частоты воит (у ) вРЕЕ(у) N • ^ (у) 1 + ОоЬ (у) ФНЧ
ИЧФД+ИТНЗ воит (у ) 1РВЕ (у ) N Оор ^ ) К РЕВ 1 + Соь (у ) ФНЧ
ПФ воит (у ) УрЕ (* ) Кусо 1 У 1 + ^ (У) Полосовой фильтр
ГУН воит (у ) вусо (у ) 1 1 + ^ (у) ФВЧ
ДЧ воит(у) вЕВ(*) - N • ^ (у) 1 + ОоЬ (у) ФНЧ
Так как передаточная функция шума блоков ИЧФД и ИТНЗ обратно пропорциональна значению КРРО, увеличение выходного тока /0 уменьшает воздействие шума /ррв(я). Таким образом, минимальное значение выходного тока /0 ограничивается требованиями уменьшения передаточной функции для шума /ррв(з), а также общей помехоустойчивостью блока ИТНЗ и контура ФАПЧ в целом. Максимальное значение тока /0 ограничивается требованиями обеспечения микропотребления и допустимыми размерами конденсаторов блока ПФ [32].
Для шума элементов блока ПФ контур ФАПЧ является полосовым фильтром 2-го порядка с подавлением по -20дБ/дек. Амплитуда Лжр максимума передаточной функции прямо пропорциональна Кусо блока ГУН и обратно пропорциональна частоте ш0 и ширине интервала между частотами шг и шр [1,19,33,34,37]:
А
К
УСО
а
-КЬЕ
а
а
а
Частота ш^р максимума амплитуды передаточной функции, находящаяся между частотами шг и ш0, также зависит от ширины интервала шг и шр:
а
а
а
Чем ближе расположены шг и шр, тем дальше частота максимума смещается от частоты геометрического среднего частот шг и ш0 в направлении частоты ш0 [1].
Рис. 5. АЧХ передаточных функций источников шума ССЧ.
Для используемого в практике запаса по фазе блока ПФ выше 45° представленные выражения для амплитуды Лжр и частоты шже имеют погрешность менее 15%. Уменьшение интервала частот юг и юр и увеличение амплитуды Лжр имеют разную степень проявления - сокращение интервала в 2 раза приводит к увеличению амплитуды не более чем на 20% [1].
Для фазового шума входного сигнала блока ГУН контур ФАПЧ является фильтром верхних частот (ФВЧ) 2-го порядка [8,19,23,34,37]. Это связано с тем, что из-за ограниченного быстродействия контура для высокочастотной составляющей шума ГУН контур становится разомкнут. В результате на частотах выше ю0 фазовый шум ГУН передается на выход с коэффициентом близким к единице. Между частотами юг и ю0 АЧХ передаточной функции имеет наклон -20дБ/дек, ниже частоты юг -40дБ/дек [1]. Это является важным свойством контура ФАПЧ: в спектре выходного сигнала при малых смещениях от основной частоты фазовый шум ГУН подавляется контуром [18].
Чтобы сузить диапазон, где передаточные функции шума источника опорной частоты, блоков ИЧФД, ИТНЗ, ГУН и ДЧ имеют наклон -20дБ/дек, необходимо сближать частоты юг и юр. Однако, при этом будет уменьшен максимальный запас по фазе ф0£Р блока ПФ и, соответственно, контура в целом [1].
Таким образом, результирующий фазовый шум выходного сигнала ССЧ зависит от шума отдельных элементов контура ФАПЧ с учетом их передаточных функций и может быть оптимизирован выбором полосы пропускания ю0 контура и АЧХ блока ПФ. Минимальное значение полосы пропускания ограничивается увеличением шума элементов ПФ и резким увеличением шума ГУН в окрестности выходной частоты FOUT [8,11,15,24]. Максимальное значение полосы пропускания ограничивается требованиями фильтрации помех, вызванных импульсным характером управления в контуре. Рекомендуемым значением частоты ю0 является то, при котором фазовый шум блока ГУН равен суммарному значению фазовых шумов других источников при условии, что ю0 должна быть, по крайней мере, в 10 раз ниже опорной частоты [5,18,25,32,37,38].
При выборе значений частоты ю0 и запаса по фазе также необходимо учитывать вариации характеристик элементов контура ФАПЧ из-за технологического разброса при производстве кристалла микросхемы и из-за изменений температуры и питания микросхемы [34,37].
Если в качестве источника опорной частоты использован кварцевый резонатор, то, как уже было отмечено, его шум обычно мал по
сравнению с шумом ГУН и иных блоков. Даже с учетом того, что контур умножает шум кварцевого резонатора на N этот шум не является основной проблемой при проектировании малошумящих интегральных ССЧ. Основными проблемами являются шумы блоков контура ФАПЧ [5,18,19,37].
Таким образом, направлениями для уменьшения фазового шума, помимо снижения уровня помех по подложке кристалла микросхемы и цепям питания, а также снижения чувствительности элементов контура к этим помехам, являются [1,5,18,19,23,25,32,37,38]:
• использование максимально возможной частоты полосы пропускания ш0 при выполнении условия равенства фазового шума блока ГУН и суммарного значения фазовых шумов других источников;
• использование минимально возможного интервала частот шг и шр блока ПФ при условии обеспечения устойчивости контура;
• использование максимально возможного значения выходного тока 10 блока ИТНЗ;
• минимизация крутизны передаточной характеристики КуС0 блока ГУН;
• использование минимально возможного коэффициента деления N блока ДЧ.
Технологии уменьшения эффекта помех дробности в дробных^ ССЧ. Для структурной схемы рис. 1 в случае использования фиксированного значения опорной частоты РеР, выходная частота Русо может быть изменена только сменой коэффициента деления N, являющегося целым числом. Таким образом, шаг перестройки (дискретность) сетки синтезируемых частот равен значению опорной частоты. Требование уменьшения дискретности сетки частот влечет соответствующее уменьшение значения опорной частоты и увеличение коэффициента деления N.
Уменьшение опорной частоты требует уменьшения полосы пропускания контура ш0, что, как уже было сказано, приводит к уменьшению возможности ослабления контуром низкочастотных шумов блоков ПФ и ГУН. Кроме того, уменьшение полосы пропускания приводит к уменьшению скорости, с которой контур может подстраиваться между управляющими импульсами, что увеличивает чувствительность к токам утечки по цепи Уус0. Увеличение коэффициента деления N вызывает увеличение амплитуды передаточных функций шума сигнала опорной частоты, блоков ИЧФД, ИТНЗ и ДЧ. Указанные недостатки являются основной проблемой ССЧ с целочисленным коэффициентом деления [5,32,34,35].
Для устранения противоречия между уменьшением дискретности перестройки сетки частот, длительностью переходного процесса и величиной результирующего фазового шума, при формировании сигнала Ест используют блоки ДЧ с дробно-переменным коэффициентом деления. Такие синтезаторы получили название дробные-Ы ССЧ, а значение знаменателя дробной части - модуль дробности. В ДЧ с дробно-переменным коэффициентом деления периодическое изменение целочисленного коэффициента деления происходит таким образом, что в среднем получается эффект деления на число, содержащее требуемую дробную часть [5,32-36].
На рис. 6 представлена структурная схема, поясняющая принцип построения дробного-Ы ССЧ. В общем случае по каждому сигналу частоты Есмт дробная часть коэффициента деления накапливается в сумматоре с модулем соответствующим требуемому модулю дробности Мв. Накопленное значение Езим всегда меньше единицы и соответствует относительной фазовой ошибке в пропорции к одному периоду выходной частоты ЕуС0. Когда значение в сумматоре достигает значения модуля дробности, коэффициент деления в ДЧ меняется с N на N+1, формируя, в результате, требуемую дробность коэффициента деления [5,8,32-36].
Рис. 6. Типовая структурная схема дробного-Ы ССЧ.
В простейшем случае, переключения коэффициента деления происходят периодически с интервалом повторения не более Мв тактов опорной частоты Е^. Внутри этого интервала выполняется циклов деления частоты ЕуС0 на значение N+1 и Мв - циклов деления на значение N. Выходная частота ЕуС0 рассчитывается по формуле:
ЕУСО ЕНЕЕ
N +
V
М
о у
Таким образом, дискретность перестройки сетки частот ЕуС0 равна значению опорной частоты, деленному на модуль дробности.
Результатом периодического переключения коэффициента деления в блоке ДЧ являются действующие в контуре ФАПЧ периодические фазовые ошибки, получившие название помех дробности. Эффект помех дробности заключается в следующем. Так как среднее значение коэффициента деления является не целым числом, фазы сигналов Ешр и Ест не совпадают, что в установившемся режиме приводит к периодической широтно-импульсной модуляции выходного тока 10 блока ИТНЗ. Периодические импульсы тока 10 вызывают пульсации управляющего напряжения Уус0 приводящие к отклонениям мгновенной фазы выходного сигнала ЕуС0 от идеального положения во времени и, как следствие, к появлению в его спектре паразитных гармоник [5,30,34].
Как показано на рис. 7 для уменьшения эффекта помех дробности применяют алгоритмическую или амплитудную компенсацию или фазовую интерполяцию [5,14,31-35,40].
Рис. 7. Технологии уменьшения эффекта помех дробности.
При амплитудной компенсации в соответствии с накопленным в сумматоре значением Езим формируют импульс тока компенсации, используемый для уменьшения амплитуды помех дробности в сиг-
нале управления ГУН. Компенсация обеспечивается равенством площадей и противоположностью направлений импульса тока 10 и импульса тока компенсации [5,31,32,35,40].
Алгоритмическую компенсацию реализуют за счет использования алгоритмов, обеспечивающих псевдослучайное переключение расширенного набора коэффициентов деления, что позволяет расширить спектр помех дробности в высокочастотную область и избежать появления в фазовом шуме выходного сигнала ГУН доминирующих гармоник. Далее помехи высокочастотной части спектра эффективно подавляются блоком ПФ [5,31,32,34,35,40].
Наиболее широко для нарушения регулярности циклов периодического переключения коэффициента деления используют дельта-сигма модулятор дробной части. Обычно достаточным является использование модулятора третьего порядка. При этом должно выполняться условие, что порядок контура ФАПЧ выше порядка модулятора [5,7,8,31-35,40].
Получение дробных коэффициентов умножения опорной частоты возможно также и без переключения коэффициента деления в ДЧ. Для этого применяют фазовую интерполяцию сигнала обратной связи Ест [5,30,31,34,40].
Фазовая интерполяция основана на использовании ГУН с количеством фаз равным модулю дробности Мв и реализуется с помощью задержки выходного сигнала делителя на величину накопленной в сумматоре текущей фазовой ошибки ЕбцМ. Новый интервал счета в ДЧ начинается с учетом этой исходной фазы. В идеальном случае, если интервалы фаз выходного сигнала ГУН равны между собой, то сигнал обратной связи поступает в ИЧФД через равные промежутки времени и, таким образом, помехи дробности отсутствуют. Однако, имеющиеся в реальных ГУН межфазовые рассогласования вызывают помехи дробности с амплитудой, пропорциональной рассогласованию [14,30,34].
Необходимость использования ГУН с количеством фаз равным модулю дробности, причем с равными интервалами, накладывает ограничения на использование фазовой интерполяции.
Особенности использования дополнительных ФНЧ в составе блока ПФ. Для усиления фильтрации в высокочастотной области сигнала уусо в состав блока ПФ дополнительно включают пассивный ФНЧ 1-го порядка [5,18,19,28,33,34,36] или активный ФНЧ 2-го порядка [21]. Рассмотрим активный ФНЧ 3-го порядка и сравним эффективность его использования по сравнению с ФНЧ 1 -го и 2-го порядка.
Схемы ФНЧ представлены на рис. 8. Активные ФНЧ реализуют по схеме источника напряжения, управляемого напряжением. В данном включении используют однополярное питание операционного усилителя, что является необходимым условием большинства практических проектов в составе интегральных микросхем.
В табл. 2 представлены отношения значений элементов активных ФНЧ в зависимости от частоты ослабления -3дБ (ш-3), позволяющие ограничить подъем амплитудной характеристики перед частотой ю-3 не более чем на 10%.
На рис. 9 представлены диаграммы результирующих амплитудных и фазовых характеристик блока ПФ рис. 2 без дополнительного ФНЧ и с ФНЧ 1-го, 2-го и 3-го порядка рис. 8. Для конденсаторов ПФ задано отношение СР = 0.\Сх. Значения резисторов дополнительных ФНЧ равны 2Кх. Значение частоты т.3 равно: для ФНЧ 1-го порядка 16 юоьр, для ФНЧ 2-го порядка 19юоьр, для ФНЧ 3-го порядка 23юoLF.
Рис. 8. Схемы ФНЧ, применяемые в составе блока ПФ: а) - пассивный 1-го порядка; б) - активный 2-го порядка; в) - активный 3-го порядка.
Таблица 2. Отношения значений элементов активных ФНЧ 2-го и 3-го порядка в
зависимости от частоты ш-3.
Структура ФНЧ R2C2 Ri Ci R3 C3
2-го порядка (рис. 8, б) 1/(1,5 ю-3) R2 3,3C2
3-го порядка (рис. 8,в) 1/(1,7 ю-з) R2 4C2 R2 C2
20 О -20 -40 -60 -80
-20° -60° -100° -140° -180°
С°7 = WoLF С°р = ^^olf
Рис. 9. Амплитудные (сверху) и фазовые (снизу) результирующие характеристики блока ПФ: А - без ФНЧ; B - с ФНЧ 1-го порядка; C - с ФНЧ 2-
го порядка; D - с ФНЧ 3-го порядка.
На частоте юoLF дополнительное фазовое запаздывание, вносимое ФНЧ, составляет около 5°. До частоты юр наличие ФНЧ практически не сказывается на результирующих амплитудных характеристиках. На частоте 25ю0^ ослабление составляет не менее 5 дБ по сравнению с ПФ без ФНЧ (диаграмма А), причем в диапазоне частот юр и 25ю0^ разница между ослаблениями, вносимыми ФНЧ (диаграммы В. С и П), не превышает 3,3 дБ (т.е. менее, чем 1,5 раза). Далее до частоты 50ю0^ ослабления ФНЧ 2-го и 3-го порядка (диаграммы С и П) практически равны и на этой частоте превышают ослабление ФНЧ 1-го порядка (диаграмма В) на 9,4 дБ. Начиная с частоты 50ю0^ ослабление ФНЧ 3-го порядка превышает ослабление ФНЧ 2-го порядка. Выше частоты 25ю0^ наклон результирующей амплитудной характеристики блока ПФ соответствует порядку ФНЧ плюс один.
Как следует из рис. 9, использование дополнительных ФНЧ в составе блока ПФ является эффективным при подавлении фазовых шумов сигнала опорной частоты, блоков ИЧФД, ИТНЗ и ДЧ на частотах в 25 и более раз превышающих частоту ю0^, а значит и частоту ю0 полосы пропускания контура ФАПЧ. На передаточные функции шума блоков ПФ и ГУН дополнительные ФНЧ практически не влияют.
При этом необходимо учитывать, что использование ФНЧ увеличивает собственный шум блока ПФ в полосе пропускания контура, и, чем больше порядок фильтра, тем больше собственный шум [5].
Кроме того, в полосе подавления ослабление шума от элементов, составляющих ФНЧ, разное. Например, передаточная функция ФНЧ 3-го порядка рис. 8,с для шума резистора Я2 представляет собой ФНЧ 2-го порядка, а для шумов резистора Я3 и операционного усилителя - ФНЧ 1-го порядка.
Заключение. По результатам проведенных исследований можно сказать следующее:
1) Уточнены АЧХ передаточных функций источников шума в интервале частот от юг до юр. Между частотами юг и ю0 передаточная функция шума блока ГУН имеет наклон -20дБ/дек. Между частотами ю0 и юр передаточные функции шума источника опорной частоты, блоков ИЧФД, ИТНЗ и ДЧ имеют наклон -20дБ/дек. И только за пределами частот юг и юр данные передаточные функции имеют наклон -40дБ/дек.
2) Кроме известной зависимости амплитуды передаточной функции блока ПФ от КуС0 и ю0, также существует обратно пропорциональная зависимость от ширины интервала между частотами юг и юр. Увеличение амплитуды и уменьшение частотного интервала юг и
тр хотя и происходят одновременно, но имеют разную степень проявления - сокращение частотного интервала в 2 раза приводит к увеличению амплитуды не более чем на 20%.
3) Из пунктов 1 и 2 следует вывод: для уменьшения результирующего фазового шума выходного сигнала ССЧ необходимо сближать частоты wz и тр, но при этом учитывать соответствующее уменьшение запаса по фазе фolf.
4) Использование дополнительных ФНЧ в составе блока ПФ позволяет существенно усилить подавление шума источника опорной частоты, блоков ИЧФД, ИТНЗ и ДЧ на частотах в 25 раз превышающих частоту полосы пропускания w0. При этом передаточные функции шума блоков ПФ и ГУН практически не изменяются. В целочисленных ССЧ и в дробных-N ССЧ с амплитудной компенсацией или фазовой интерполяцией достаточным является использование ФНЧ 1-го порядка. Дополнительные ФНЧ 2-го и 3-го порядков целесообразно применять в основном в дробных-N ССЧ с дельта-сигма модулятором для усиления подавления высокочастотной составляющей помех дробности.
5) Для использования в практическом проектировании представлены выражения для выбора значений элементов дополнительных ФНЧ, позволяющие ограничить подъем амплитудной характеристики ФНЧ перед частотой w-3 не более чем на 10%. На частоте в 19 раз ниже частоты w-3 для ФНЧ 2-го порядка и в 23 раза ниже частоты w-3 для ФНЧ 3-го порядка дополнительное фазовое запаздывание составляет около 5°, что не оказывает существенного влияния на показатели устойчивости контура ФАПЧ. Преимущество ФНЧ 3-го порядка перед ФНЧ 2-го порядка проявляется только на частотах выше 50w0LF.
В целом, при проектировании дробных-N ССЧ выбор полосы пропускания контура, способа ослабления эффекта помех дробности и степени фильтрации сигнала управления ГУН основывается на требовании подавления помех до уровня, при котором в результирующем фазовом шуме выходного сигнала ССЧ будет преобладать случайная составляющая.
Библиографический указатель:
1. Зайцев А.А. Исследование передаточных функций источников шума в синтезаторах частот на базе ФАПЧ // Фундаментальные проблемы радиоэлектронного приборостроения. - 2016. - Т. 16. -№ 4. - С. 134-137.
2. Зайцев А.А. Проектирование блока петлевого фильтра с эквивалентным умножением емкости конденсатора для интегрального
синтезатора сетки частот на базе ФАПЧ // Научно-исследовательские публикации./ Серия: Радиотехника и электроника. - 2016. - № 5 (37).
- С. 5-18.
3. Abidi A.A. Phase Noise and Jitter in CMOS Ring Oscillators // IEEE Journal of Solid-State Circuits. - 2006. - Vol. 41. - № 8. - P. 1803
- 1816.
4. Arakali A., Gondi S., Hanumolu P.K. Low-Power Supply-Regulation Techniques for Ring Oscillators in Phase-Locked Loops Using a Split-Tuned Architecture // IEEE Journal of Solid-State Circuits. - 2009.
- Vol. 44. - № 8. - P. 2169 - 2181.
5. Banerjee D. PLL Performance, Simulation and Design. 4-th Edition. - Dog Ear Publishing, 2006. - 344 p.
6. Chen J.-S., Ker M.-D. Impact of Gate Leakage on Performances of Phase-Locked Loop Circuit in Nanoscale CMOS Technology // IEEE Transactions on Electron Devices. - 2009. - Vol. 56. - №8. - P. 1774 -1779.
7. De Muer B., Steyaert M. A CMOS Monolithic Delta-sigma-Controlled Fractional-N Frequency Synthesizer for DCS-1800 // IEEE Journal of Solid-State Circuits. - 2002. - Vol. 37. - № 7. - P. 835 - 844.
8. De Muer B., Steyaert M. CMOS Fractional-N Synthesizers: Design for High Spectral Purity and Monolithic Integration. - Kluwer Academic Publishers, 2003. - 256 p.
9. Demir A. Computing Timing Jitter From Phase Noise Spectra for Oscillators and Phase-Locked Loops With White and 1/f Noise // IEEE Transactions on Circuits and Systems - I: Regular Papers. - 2006. -Vol. 53. - № 9. - P. 1869 - 1884.
10. Demir A., Mehrotra A., Roychowdhury J. Phase Noise in Oscillators: A Unifying Theory and Numerical Methods for Characterization // IEEE Transactions on Circuits and Systems - I: Fundamental Theory and Application. - 2000. - Vol. 47. - № 5. - P. 655 - 674.
11. Hajimiri A., Lee T.H. A General Theory of Phase Noise in Electrical Oscillators // IEEE Journal of Solid-State Circuits. - 1998. - Vol. 33.
- № 2. - P. 179 - 194.
12. Hajimiri A., Limotyrakis S., Lee T.H. Jitter and Phase Noise in Ring Oscillators // IEEE Journal of Solid-State Circuits. - 1999. - Vol. 34.
- № 6. - P. 790 - 804.
13. He X., Kong W., Newcomb R., Peckerar M. Design and Modelling of a Low Phase Noise PLL Frequency Synthesizer // 8th International Conference on Solid-State and Integrated Circuit Technology. 23 - 26 Oct. 2006. Shanghai, China. - 2006. - P. 1571 - 1573.
14. Heng C.-H., Song B.-S. A 1.8-GHz CMOS Fractional-N Frequency Synthesizer With Randomized Multiphase VCO // IEEE Journal of Solid-State Circuits. - 2003. - Vol. 38. - № 6. - P. 848 - 854.
15. Herzel F., Razavi B. A Study of Oscillator Jitter Due to Supply and Substrate Noise // IEEE Transactions on Circuits and Systems - II: Analog and Digital Signal Processing. - 1999. - Vol. 46. - № 1. - P. 56 -62.
16. Heydari P. Analysis of the PLL Jitter Due to Power/Ground and Substrate Noise // IEEE Transactions on Circuits and Systems - I: Regular Papers. - 2004. - Vol. 51. - № 12. - P. 2404 - 2416.
17. Hsieh P.-H., Maxey J., Yang C.-K.K. Minimizing the Supply Sensitivity of a CMOS Ring Oscillator Through Jointly Biasing the Supply and Control Voltages // IEEE Journal of Solid-State Circuits. - 2009. -Vol. 44. - № 9. - P. 2488 - 2495.
18. Jonsson F. Design and Calibration of Integrated PLL Frequency Synthesizers // Diss. of Ph.D. degree / KTH - Royal Institute of Technology, Stockholm, Sweden. - 2008. - 141 p.
19. Kong W. Low Phase Noise Design Techniques for Phase Locked Loop Based Integrated RF Frequency Synthesizers // Diss. of Ph.D. degree / The University of Maryland Graduate School, College Park, MD, USA. - 2005. - 115 p.
20. Koo Y., [et al.]. A Fully Integrated CMOS Frequency Synthesizer With Charge-Averaging Charge Pump and Dual-Path Loop Filter for PCS- and Cellular-CDMA Wireless Systems // IEEE Journal of Solid-State Circuits. - 2002. - Vol. 37. - № 5. - P. 536 - 542.
21. Kroupa V.F. Phase lock loops and frequency synthesis. - Wiley, 2003. - 334 p.
22. Larsson P. Measurements and Analysis of PLL Jitter Caused by Digital Switching Noise // IEEE Journal of Solid-State Circuits. - 2001. -Vol. 36. - № 7. - P. 1113 - 1119.
23. Lee C.-H., [et al.]. Design of low jitter PLL for clock generator with supply noise insensitive VCO // International Symposium on Circuits and Systems. 31 May - 3 Jun 1998. Monterey, CA, USA. - 1998. - Vol. 1. - P. 233 - 236.
24. Lee T.H., Hajimiri A. Oscillator Phase Noise: A Tutorial // IEEE Journal of Solid-State Circuits. - 2000. - Vol. 35. - № 3. - P. 326 - 336.
25. Lim K., [et al.]. A Low-Noise Phase-Locked Loop Design by Loop Bandwidth Optimization // IEEE Journal of Solid-State Circuits. -2000. - Vol. 35. - № 6. - P. 807 - 815.
HayHHO-HCC^egoBaTe^bCKHe пy6.пнкацнн. 2017. № 1 (39)
26. Lim K., Park C.-H., Kim B. Low noise clock synthesizer design using optimal bandwidth // International Symposium on Circuits and Systems. 31 May - 3 Jun 1998. Monterey, CA, USA. - 1998. - Vol. 1. - P. 163 - 166.
27. Mansuri M., Yang C.-K.K. Jitter Optimization Based on Phase-Locked Loop Design Parameters // IEEE Journal of Solid-State Circuits. -2002. - Vol. 37. - № 11. - P. 1375 - 1382.
28. Manthena V.K. Ultra Low Power CMOS Phase-Locked Loop Frequency Synthesizers // Diss. of Ph.D. degree / School of Electrical & Electronic Engineering, Nanyang Technological University, Western Water Catchment, Singapore. - 2011. - 240 p.
29. McNeill J.A. A simple method for relating time- and frequency-domain measures of oscillator performance // Southwest Symposium on Mixed-Signal Design. 25 - 27 Feb. 2001. Austin, TX, USA. - 2001. - P. 7 - 12.
30. Park C.-H., Kim O., Kim B. A 1.8-GHz Self-Calibrated Phase-Locked Loop with Precise I/Q Matching // IEEE Journal of Solid-State Circuits. - 2001. - Vol. 36. - № 5. - P. 777 - 783.
31. Rhee W., Zhou B., Wang Z. Fractional-N frequency synthesis: Overview and design perspectives // IEEE International Symposium on Radio-Frequency Integration Technology. Nov. 30 - Dec. 2. 2011. Beijing, China. - 2011. - P. 125 - 128.
32. Roermund A., Steyaert M., Huijsing J.H. Analog Circuit Design: Fractional-N Synthesizers, Design for Robustness, Line and Bus Drivers. - Kluwer Academic Publishers, 2003. - 396 p.
33. Shu K. Design of 2,4-GHz CMOS Monolithic Fractional-N Frequency Synthesizer // Diss. of Ph.D. Degree / Texas A&M University, College Station, TX, USA. - 2003. - 187 p.
34. Shu K., Sanchez-Sinencio E. CMOS PLL synthesizers: analysis and design. - Boston: Springer Science, 2005. - 216 p.
35. Staszewski R.B., Balsara P.T. All-Digital Frequency Synthesizer in Deep-Submicron CMOS. - Wiley-Interscience, 2006. - 261 p.
36. Stephens D.R. Phase-Locked Loops for Wireless Communications: Digital, Analog and Optical Implementations. 2-nd Edition. -Kluwer Academic Publishers, 2002. - 422 p.
37. Syed I.A. Submicron CMOS Components for PLL-based Frequency Synthesis // Diss. of MAppSc degree / Ottawa-Carleton Institute for Electrical Engineering, Carleton University, Ottawa, Ontario, Canada. - 2002. - 223 p.
38. Yang C.-Y., Liu. S.-I. Fast-Switching Frequency Synthesizer with a Discriminator-Aided Phase Detector // IEEE Journal of Solid-State Circuits. - 2000. - Vol. 35. - № 6. - P. 1445 - 1452.
39. Yang H.C., Lee L.K., Co R.S. A Low Jitter 0.3-165 MHz CMOS PLL Frequency Synthesizer for 3 V/5 V Operation // IEEE Journal of Solid-State Circuits. - 1997. - Vol. 32. - № 4. - P. 582 - 586.
40. Zarkeshvari F., Noel P., Kwasniewski T. PLL-based fractional-N frequency synthesizers // 5th International Workshop on System-on-Chip for Real-Time Applications. 20 - 24 July. 2005. Banff, Alberta, Canada. - 2005. - P. 85 - 91.
