CC BY
0СХЕМОТЕХНИКА И ПРОЕКТИРОВАНИЕ CIRCUIT ENGINEERING AND DESIGN
Научная статья УДК 621.3.049.774
doi:10.24151/1561-5405-2024-29-4-504-513 EDN: HFNWDY
Интегральный регулятор напряжения, стабильный к шумам по цепям питания
12 2 1 П. С. Волобуев 1 , А. В. Коршунов , А. Н. Семенов
]НПК «Технологический центр», г. Москва, Россия
2
Национальный исследовательский университет «МИЭТ», г. Москва, Россия
synopsis@bk.ru
Аннотация. В современных коммуникативных устройствах разработчики ИС широко используют схемы управления питанием. Включение в состав ИС линейных регуляторов напряжения не только позволяет формировать уровни напряжения, но и дополнительно помогает получать более чистое внутреннее питающее напряжение. Применение классических регуляторов приводит к низкому коэффициенту подавления шумов напряжения питания (Power Supply Rejection Ratio, PSRR), для получения приемлемых характеристик требуются особые решения. В работе рассмотрена структура LDO-регулятора (Low-Dropout) со сниженным падением напряжения между входом и выходом с улучшенным параметром PSRR. Предлагаемое решение обеспечивает уровень PSRR до 45 дБ в диапазоне 1-10 МГц частоты помехи с учетом профиля PSRR источника опорного напряжения, приводит к улучшению параметров стабильности регулятора напряжения и в итоге - к уменьшению выходных шумов LDO-регулятора.
Ключевые слова: микроэлектроника, LDO-регулятор, шумы по цепям питания
Финансирование работы: работа выполнена при финансовой поддержке РНФ (грант № 23-29-00518, https://rscf.ru/project/23-29-00518/) с использованием оборудования Центра коллективного пользования «Функциональный контроль и диагностика микро- и наносистемной техники» на базе НПК «Технологический центр».
Для цитирования: Волобуев П. С., Коршунов А. В., Семенов А. Н. Интегральный регулятор напряжения, стабильный к шумам по цепям питания // Изв. вузов. Электроника. 2024. Т. 29. № 4. С. 504-513. https://doi.org/10.24151/1561-5405-2024-29-4-504-513. - EDN: HFNWDY.
© П. С. Волобуев, А. В. Коршунов, А. Н. Семенов, 2024
Original article
Integrated voltage regulator with improved stability to noise in supply networks
P. S. Volobuev ’ , A. V. Korshunov , A. N. Semenov
2SMC “Technological Centre ”, Moscow, Russia
2National Research University of Electronic Technology, Moscow,
Russia
synopsis@bk.ru
Abstract. In modem communication devices, IC developers widely use power management schemes. The linear voltage regulators inclusion in the ICs not only allows the voltage levels forming but also helps to get a cleaner internal supply voltage. Classic regulators application leads to low power supply rejection ratio (PSRR), which requires special solutions to get acceptable characteristics. In this work, the structure of Low-Dropout (LDO) regulator with reduced voltage drop between input and output and improved PSRR parameter is considered. The proposed solution provides PSRR level of up to 45 dB in the range of 1-10 MHz noise impact in the presence of valid reference voltage PSRR profile, leads to improvement in voltage regulator stability and finally results in a reduction of LDO regulator output noise.
Keywords: microelectronics, linear voltage regulator, LDO, noise in supply networks
Funding: the work has been carried out with financial support of the Russian Science Foundation (project no. 23-29-00518, https://rscf.ru/en/project/23-29-00518/) and using equipment of Centre for collective use “Functional control and diagnostics of micro-and nanosystem technology” on the basis of the SMC “Technological Centre”.
For citation: Volobuev P. S., Korshunov A. V., Semenov A. N. Integrated voltage regulator with improved stability to noise in supply networks. Proc. Univ. Electronics, 2024, vol. 29, no. 4, pp. 504-513. https://doi.org/10.24151/1561-5405-2024-29-4-504-513. -EDN: HFNWDY.
Введение. Интеграция эффективной подсистемы питания внутри отдельной микросхемы в большинстве случаев снижает стоимость конечного изделия. Для питания внутрикристальных сложнофункциональных блоков различного назначения, выполненных, как правило, по разным опциям одной технологии изготовления, требуются отдельные уровни напряжений [1]. Классический регулятор [2] состоит из трех основных компонентов: мощного МОП-транзистора, операционного усилителя (ОУ) для формирования цепи обратной связи (ОС) и источника опорного напряжения с выходным напряжением Ц^р. С проектной точки зрения регулятор напряжения должен работать при низком входном напряжении; обладать минимальным падением напряжения на мощном транзисторе; выдавать необходимый рабочий ток в нагрузку; противостоять шумам по цепи собственного питания.
При создании блока LDO-регулятора (Low Dropout) следует проанализировать работу ОС, выбрать эффективный метод частотной компенсации петли ОС. LDO-регулятор может находиться в нестабильном состоянии ввиду изменения положения неоснов-
ных полюсов системы при активном нагрузочном профиле, иметь осцилляции сигнала на выходе. В настоящей работе рассматриваются конструктивные особенности LDO-регулятора со сниженным падением напряжения между входом и выходом с улучшенным коэффициентом подавления шумов напряжения питания (Power Supply Rejection Ratio, PSRR).
Особенности интегрального регулятора напряжения. Режимы работы блока LDO-регулятора представлены на рис. 1. В рабочем режиме происходит непрерывное регулирование выходного напряжения UBbIX, петля ОС работает с большим положительным коэффициентом усиления. При значительном снижении рабочего (входного) напряжения UBX происходит переход транзистора к работе в крутой области. При этих условиях падает коэффициент усиления петли ОС. Регулятор отдает в нагрузку требуемый ток, однако поддерживать стабильное напряжение U не может. В режиме отключения LDO-регулятора уровня входного напряжения недостаточно для формирования выходного напряжения, динамический диапазон работы транзисторов уменьшается.
Рис. 1. Режимы работы интегрированного блока LDO Fig. 1. Operating modes of the integrated LDO block
Упрощенно LDO-регулятор может быть рассмотрен как многокаскадный усилитель с отрицательной обратной связью [3]. Среди основных теоретических методов компенсации можно выделить разделение полюсов, взаимокомпенсацию полюсов / нулей, компенсацию на основе эффекта Миллера, коррекцию путем подачи сигнала вперед и др. В настоящей работе выбрана стандартная компенсация через формирование основного полюса, требующая отдельного вывода корпуса микросхемы. Данный вид компенсации основан на подключении большой внешней емкости CL, наличие которой стабилизирует уровень выходного напряжения в случае изменения профиля токовой нагрузки. Для проведения оценочного частотного анализа схемотехники LDO-регулятора могут быть использованы схемы, приведенные на рис. 2.
. Низкое падение
опор
напряжения
PMOS
вых
RL ~ Resr
k'onop ( + °l)
gmaU\
— ^ опор
да!
Усилитель ошибки
; .
^жв гГ.
Рис. 2. Принципиальная (а) и эквивалентная (б) малосигнальные схемы LDO-регулятора Fig. 2. Electrical circuit (a) and equivalent (b) small-signal circuit of the LDO regulator
Выходной импеданс Ивых (s) блока LDO-регулятора рассчитывается на основе упрощенного выражения
^вых (s) =
((rJlW + R,))(1+sRC))
s2(rM ll (R + R))RlClCbf + s[(rM || (R + R))+R]Cl + s[rdB ll (R + Rl^Cbp +1'
P2 =
Полюсы и нули на АЧХ формируются емкостями С, CL и СВР. Полюсы р = 1 „ 1 1
Г С
,outcL
RQ
р =-
RlCBp
ноль Z. =-
RlCl
Стабильность выходного напряжения
LDO-регулятора при разделении полюсов определяется сопротивлением R = , номи-
нальное значение которого важно для обеспечения устойчивой работы регулятора [4].
В процессе разработки важно получить как можно более точное приближение для сопротивления Resr. Проблема состоит в том, что у номинала Resr должно быть опреде-
1
ленное минимальное значение для получения спада коэффициента усиления -20дБ/декаду до момента пересечения графиком уровня 0 дБ. При этом номинал не должен быть настолько большим (верхняя граница), чтобы не допустить выхода полюса Р3 в область с положительным усилением.
АЧХ блока LDO-регулятора на основе р-МОП-транзистора показывает увеличение частоты полюса P1 с ростом нагрузочного тока (рис. 3, а), рост ширины полосы системы, но снижение при этом усилительных свойств петли регулятора. Несмотря на то что с ростом полосы улучшается временной отклик блока, он приводит к ухудшению стабильности системы и, как следствие, к возможному появлению осцилляций на выходе LDO-системы. Динамику такого поведения показывает временная диаграмма на рис. 3, б.
Рис. 3. АЧХ LDO-регулятора (а) и временная диаграмма изменения напряжения ивых при изменении
профиля токовой нагрузки (б):-минимальная токовая нагрузка; полная токовая нагрузка
Fig. 3. Frequency response of LDO regulator (а) and timing diagram of the output voltage changes with respect to the current load profile:-minimum current load; — full current load
В целях обеспечения корректного функционирования блока LDO-регулятора важной задачей является получение хорошей стойкости к помехам по питанию. Должен поддерживаться стабильный уровень напряжения на выходе при наличии каких-либо помех по цепям, отвечающих за подвод питания к блоку для недопущения отказов ведомых схем.
Улучшение помехозащищенности выходного напряжения LDO-регулятора.
В общем случае коэффициент подавления шумов по цепи питания (PSRR) [5] для блока формирования напряжения может быть выражен на основе формулы, содержащей параметр выходной амплитуды напряжения помехи ивых.пм
PSRR(ra) = 20log10 [дБ].
^вх.пм
Действующие по входу питания низкочастотные помехи с амплитудой ивх.пм должны эффективно подавляться. В области низких частот желателен постоянный уровень подавления. Далее с ростом частоты уровень подавления объективно снижается, однако коэффициент усиления помехи не должен быть положительным, так как в этом случае сопротивление петли ОС уменьшается до такой степени, что формируется путь для высокочастотного сигнала от шины питания до выхода LDO-регулятора. Высокие значения коэффициента подавления необходимы в области частот от 10 Гц до 10 МГц.
На коэффициент PSRR блока LDO-регулятора влияют следующие коэффициенты: коэффициент PSRR источника опорного напряжения; коэффициент усиления Ли при разомкнутой петле ОС блока LDO-регулятора (фактически коэффициент усиления усилителя LDO-регулятора при разомкнутой петле ОС); коэффициент усиления Лио, рассчитываемый от входного узла блока LDO-регулятора до его выходного узла.
Предлагаемая схема LDO-регулятора на основе р-МОП-транзистора, улучшающая уровни подавления помехи по питанию в широком диапазоне частот за счет применения внутренних фильтров, показана на рис. 4. При этом стабильность LDO-регулятора обеспечивается за счет метода непрямой компенсации ОУ, что отличается от применяемых в классических LDO-регуляторах решениях [6].
Рис. 4. Принципиальная схема разработанного LDO-регулятора Fig. 4. Electrical circuit of the developed LDO regulator
Основной уровень шума формируется на истоке мощного р-МОП-транзистора. Для улучшения численного значения параметра PSRR напряжение между затвором и истоком должно оставаться стабильным под действием шумов. Любой выходной шум источника опорного напряжения (ИОН) усиливается петлей усилителя. Для борьбы с шумом ИОН используется входной RC-фильтр с низкой частотой среза (менее 150 кГц), что требует интегрального сопротивления от 100 кОм. При этом номинал фильтрационной емкости должен составлять несколько десятков пикофарад. Такая емкость практически не оказывает существенного влияния на переходные процессы при включении LDO-регулятора.
Стандартные LDO-регуляторы обладают не лучшими собственными значениями PSRR на средних и особенно на высоких частотах помех по питанию [7]. Для устранения этой особенности в работе использован пассивный интегральный RC-фильтр со стороны выхода LDO-регулятора. Для конфигурации на р-МОП-транзисторе требования к высокому коэффициенту усиления не предъявляются, по этой причине в качестве усилителя ошибки спроектирован вариант двухкаскадного ОУ с нагрузкой в виде низковольтного каскодного токового зеркала. Развязывая высокое выходное сопротивление выхода ОУ и высокую эквивалентную емкость входа транзистора М\, можно улучшить фазовый запас системы, но это требует дополнительного усилителя, который увеличит общее потребление.
Особенностью предлагаемого решения является использование компенсации кас-кодной схемы ОУ и метода непрямой частотной компенсации, не вызывающей рост емкости входа р-МОП-транзистора и не требующей дополнительных усилительных конструкций.
Результаты и их обсуждение. Проведенный на основе предложенной принципиальной электрической схемы частотный анализ (рис. 5 и 6) подтверждает стойкость регулятора к помехам по питанию в широком диапазоне частот помехи. Запас по фазе системы LDO-регулятора не опускается ниже 55° при полной токовой нагрузке, обеспечивая отсутствие самоподдерживающихся колебательных процессов на выходе блока.
-----1--------1--------1--------п
—без RC-фильтра
-с RC-фильтром без учета PSRR ИОН - с RC-фильтром
30
20
30
45
40
60
50
-гг
60
75
Частота
Гц
Частота
Гц
Рис. 5. Рассчитанные значения коэффициента PSRR для LDO-регулятора (а) и каскодного ОУ (б) Fig. 5. Calculated PSRR values for LDO regulator (a) and cascode opamp (b)
Рис. 6. Частотный анализ стабильности блока LDO-регулятора: а - диаграмма Боде петли; б - зависимость запаса по фазе петли LDO-регулятора от рабочего тока Fig. 6. Frequency analysis of LDO regulator block stability: a - diagram of the Bode loop; b - dependence of the phase margin of the LDO regulator loop on the operating current
Результаты временного анализа (рис. 7) основываются на изменении параметра токовой нагрузки от 1 до 5 мА на выходе LDO-регулятора с частотой, равной удвоенной частоте полосы петли регулятора. Изменение выходного напряжения стабильно во времени и составляет несколько милливольт, что говорит о корректности примененных схемных решений.
Проанализированные характеристики LDO-регуляторов представлены в таблице. По сравнению с опубликованными в научной литературе данными близких аналогов, работающих на пониженных значениях питающих напряжений, для работы блока требуется стандартное напряжение питания до 2,5 В.
Рис. 7. Временной отклик блока LDO-регулятора на изменение нагрузки от 1 до 5 мА (а) и при треугольном нарастающем профиле нагрузки (б)
Fig. 7. LDO regulator block timing response to a change in load from 1 to 5 mA (a) and with a triangular incremental load profile (b)
Характеристики LDO-регуляторов Specifications of the LDO regulators
Настоящая работа
Параметр [8] [9] [10]
Технология, нм 65 65 65 65
^х, В 2,5 1,2 1,2 1,2
UbK, В 1,2 1 0,98 1
Нагрузка, мА <12 <25 <20 <25
Падение напряжения, В >0,2 0,2 0,22 0,15
Ток покоя, мкА 110 (без схемы ИОН) <300 385 150
Нестабильность выходного напряжения, мВ/мВ 0,0028 0,0038 0,08 -
Нестабильность по нагрузке, мВ/мА 0,27 0,042 2,3 0,04
Коэффициент PSRR LDO-регулятора, дБ 46 дБ на 1 МГц 44 дБ на 10 МГц (со схемой ИОН) 52 дБ на 1 МГц 36 дБ на 10 МГц 76,80 дБ на 1 МГц 58,3 дБ на 10 МГц 61 дБ на 1 МГц 47 дБ на 10 МГц
PSRR ОУ, дБ 70 дБ на 1МГц - - -
Полоса петли регулятора, кГц <250 - - -
Площадь, мм2 0,025 (без схемы ИОН) 0,087 0,092 0,14
Заключение. Спроектированный LDO-регулятор характеризуется высокими значениями параметра PSRR и предназначен для питания сложнофункциональных блоков. Полученные результаты моделирования блока LDO-регулятора показывают, что схемотехнические решения могут быть использованы для применения в устройствах управления питанием. Несмотря на достигнутые параметры, практическая реализация регу-
ляторов требует от разработчиков высокой квалификации и опыта ввиду особенностей их интеграции в составе ИС, а также более комплексного анализа параметров блока с учетом реальных рабочих сценариев.
Литература
1. Zeng Z., Ye X., Feng Z., Li P. Tradeoff analysis and optimization of power delivery networks with on-chip voltage regulation // Design Automation Conference. Anaheim, CA: IEEE, 2010. P. 831-836.
2. Rincon-Mora G. A., Allen P. E. A low-voltage, low quiescent current, low drop-out regulator // IEEE Journal of Solid-State Circuits. 1998. Vol. 33. No. 1. P. 36-44. https://doi.org/10.1109/4.654935
3. Milliken R. J., Silva-Martmez J., Sanchez-Sinencio E. Full on-chip CMOS low-dropout voltage regulator // IEEE Transactions on Circuits and Systems I: Regular Papers. 2007. Vol. 54. No. 9. P. 1879-1890. https://doi.org/10.1109/TCSI.2007.902615
4. Lee B. S. Understanding the stable range of equivalent series resistance of LDO regulator // Analog Applications Journal. 1999. Nov. P. 14-16.
5. Chen Y.-P., Tang K.-T. A fully integrated high-power-supply-rejection linear regulator with an output-supplied voltage reference // IEEE Transactions on Circuits and Systems I: Regular Papers. 2020. Vol. 67. No. 11. P. 3828-3838. https://doi.org/10.1109/TCSI.2020.3008031
6. Evolution of low drop out voltage regulator in CMOS technologies / N. B. Mustafa, S. Amin, M. B. I. Reaz et al. // Przegl^d Elektrotechniczny. 2015. No. 12. Art. No. 95242. https://doi.org/10.15199/ 48.2015.12.06
7. Huang C.-H., Liao W.-C. A high-performance LDO regulator enabling low-power SoC with voltage scaling approaches // IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2020. Vol. 28. No. 5. P. 1141-1149. https://doi.org/10.1109/TVLSI.2020.2972904
8. An external capacitorless low-dropout regulator with high PSR at all frequencies from 10 kHz to 1 GHz using an adaptive supply-ripple cancellation technique / Y. Lim, J. Lee, S. Park et al. // IEEE Journal of Solid-State Circuits. 2018. Vol. 53. No. 9. P. 2675-2685. https://doi.org/10.1109/JSSC.2018.2841984
9. Choe Y.-J., Nam H., Park J.-D. A low-dropout regulator with PSRR enhancement through feed-forward ripple cancellation technique in 65 nm CMOS process // Electronics. 2020. Vol. 9. Iss. 1. Art. No. 146. https://doi.org/10.3390/electronics9010146
10. PSR enhancement through super gain boosting and differential feed-forward noise cancellation in a 65-nm CMOS LDO regulator / Y.-S. Yuk, S. Jung, C. Kim et al. // IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2014. Vol. 22. No. 10. P. 2181-2191. https://doi.org/10.1109/TVLSI.2013.2287282
Статья поступила в редакцию 02.11.2023 г.; одобрена после рецензирования 17.11.2023 г.;
принята к публикации 14.06.2024 г.
Информация об авторах
Волобуев Павел Сергеевич - научный сотрудник отдела интегральных микросхем НПК «Технологический центр» (Россия, 124498, г. Москва, г. Зеленоград, пл. Шо-кина, 1, стр. 7), старший преподаватель Института интегральной электроники имени академика К. А. Валиева Национального исследовательского университета «МИЭТ» (Россия, 124498, г. Москва, г. Зеленоград, пл. Шокина, 1), synopsis@bk.ru
Коршунов Андрей Владимирович - кандидат технических наук, доцент, заместитель директора по научной деятельности Института интегральной электроники имени академика К. А. Валиева Национального исследовательского университета «МИЭТ» (Россия, 124498, г. Москва, г. Зеленоград, пл. Шокина, 1), korsh84@yandex.ru
Семенов Александр Николаевич - научный сотрудник отдела интегральных микросхем НПК «Технологический центр» (Россия, 124498, г. Москва, г. Зеленоград, пл. Шокина, 1, стр. 7), A.Semenov@tcen.ru
References
1. Zeng Z., Ye X., Feng Z., Li P. Tradeoff analysis and optimization of power delivery networks with on-chip voltage regulation. Design Automation Conference. Anaheim, CA, IEEE, 2010, pp. 831-836.
2. Rincon-Mora G. A., Allen P. E. A low-voltage, low quiescent current, low drop-out regulator. IEEE Journal of Solid-State Circuits, 1998, vol. 33, no. 1, pp. 36-44. https://doi.org/10.1109/4.654935
3. Milliken R. J., Silva-Martmez J., Sanchez-Sinencio E. Full on-chip CMOS low-dropout voltage regulator. IEEE Transactions on Circuits and Systems I: Regular Papers, 2007, vol. 54, no. 9, pp. 1879-1890. https://doi.org/10.1109/TCSI.2007.902615
4. Lee B. S. Understanding the stable range of equivalent series resistance of LDO regulator. Analog Applications Journal, 1999, Nov., pp. 14-16.
5. Chen Y.-P., Tang K.-T. A fully integrated high-power-supply-rejection linear regulator with an output-supplied voltage reference. IEEE Transactions on Circuits and Systems I: Regular Papers, 2020, vol. 67, no. 11, pp. 3828-3838. https://doi.org/10.1109/TCSI.2020.3008031
6. Mustafa N. B., Amin S., Reaz M. B. I., Hashim F. H., Kamal N. Evolution of low drop out voltage regulator in CMOS technologies. Przeglqd Elektrotechniczny, 2015, no. 12, art. no. 95242. https://doi.org/10.15199/ 48.2015.12.06
7. Huang C.-H., Liao W.-C. A high-performance LDO regulator enabling low-power SoC with voltage scaling approaches. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2020, vol. 28, no. 5, pp. 1141-1149. https://doi.org/10.1109/TVLSI.2020.2972904
8. Lim Y., Lee J., Park S., Jo Y., Choi J. An external capacitorless low-dropout regulator with high PSR at all frequencies from 10 kHz to 1 GHz using an adaptive supply-ripple cancellation technique. IEEE Journal of Solid-State Circuits, 2018, vol. 53, no. 9, pp. 2675-2685. https://doi.org/10.1109/JSSC.2018.2841984
9. Choe Y.-J., Nam H., Park J.-D. A low-dropout regulator with PSRR enhancement through feed-forward ripple cancellation technique in 65 nm CMOS process. Electronics, 2020, vol. 9, iss. 1, art. no. 146. https://doi.org/10.3390/electronics9010146
10. Yuk Y.-S., Jung S., Kim C., Gwon H.-D., Choi S., Cho G.-H. PSR enhancement through super gain boosting and differential feed-forward noise cancellation in a 65-nm CMOS LDO regulator. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2014, vol. 22, no. 10, pp. 2181-2191. https://doi.org/10.1109/ TVLSI.2013.2287282
The article was submitted 02.11.2023; approved after reviewing 17.11.2023;
accepted for publication 14.06.2024.
Information about the authors
Pavel S. Volobuev - Scientific Researcher of the Integrated Circuits Department, SMC “Technological Center” (Russia, 124498, Moscow, Zelenograd, Shokin sq., 1, bld. 7), Senior Lecturer of the Institute of Integrated Electronics, National Research University of Electronic Technology (Russia, 124498, Moscow, Zelenograd, Shokin sq., 1), synopsis@bk.ru
Andrey V. Korshunov - Cand. Sci. (Eng.), Assoc. Prof., Deputy Director for Scientific Activities of the Institute of Integrated Electronics, National Research University of Electronic Technology (Russia, 124498, Moscow, Zelenograd, Shokin sq., 1), korsh84@yandex.ru
Alexander N. Semenov - Scientific Researcher of the Integrated Circuits Department, SMC “Technological Center” (Russia, 124498, Moscow, Zelenograd, Shokin sq., 1, bld. 7), A.Semenov@tcen.ru
