CC BY
10
Радиотехника и связь
DOI 10.36622/VSTU.2023.19.4.009 УДК 621.382.2/.3
РАЗРАБОТКА IP-БЛОКОВ ОПЕРАЦИОННЫХ УСИЛИТЕЛЕЙ ДЛЯ ОТЕЧЕСТВЕННОГО
ТЕХНОЛОГИЧЕСКОГО ПРОЦЕССА
А.В. Русанов1, Л.В.Сопина2, А.В. Бунина2
воронежский государственный технический университет, г. Воронеж, Россия 2 АО «Научно-исследовательский институт электронной техники», г. Воронеж, Россия
Аннотация: предложены два сложнофункциональных (СФ/IP) блока операционных усилителей (ОУ), построенных на n-канальной и р-канальной дифференциальных парах. ОУ являются универсальными блоками, на основе которых можно построить множество различных электронных узлов. В настоящее время ОУ получили широкое применение как в виде отдельных чипов, так и в виде IP-блоков в составе более сложных интегральных схем. Разработанные IP-блоки ОУ предназначены для применения в интегральных схемах линейных стабилизаторов напряжения в качестве усилителей ошибки. В стабилизаторах напряжения усилитель ошибки выполняет ключевую роль, сравнивая опорное напряжение с выходным (или частью выходного) напряжением, и управляет проходным элементом для обеспечения этого равенства. Представлены описание электрических схем усилителей, основные электрические характеристики, результаты моделирования, указаны особенности разработки топологии интегральной схемы. ОУ разработаны на базе отечественного технологического процесса с проектными нормами 3 мкм. Разработка схемы и топологии проводилась в специализированной системе автоматизированного проектирования интегральных схем. Для моделирования схемы использовались сертифицированные математические модели полупроводниковых приборов. Разработанные топологии ОУ прошли верификацию, состоящую из проверки соблюдения проектных норм (Design rule check, DRC), восстановления электрической схемы из топологии и сравнения топологии с исходной схемой (Layout vs Schematic, LVS)
Ключевые слова: операционный усилитель, интегральные схемы, микросхема, аналоговые IP-блоки, аналоговые СФ блоки
Введение
ОУ являются универсальными блоками, на основе которых можно построить множество различных электронных узлов. В настоящее время ОУ получили широкое применение, как в виде отдельных микросхем, так и в виде блоков в составе более сложных интегральных схем. Представленные в статье Ш-блоки ОУ предназначены для применения в интегральных схемах линейных стабилизаторов напряжения в качестве усилителей ошибки. Усилитель сигнала ошибки сравнивает напряжения на своих входах и если они отличаются (если есть ошибка), то напряжение на выходе усилителя меняется таким образом, чтобы разность напряжений на его входах стала равна нулю, другими словами он стремится скомпенсировать ошибку.
1Р-блок ОУ, построенного на п-канальной дифференциальной паре
(табл. 1) установлены требуемые основные параметры для разработки усилителя ошибки: Ди > 60 дБ; (р > 55 и разработана схема ОУ (рис. 1).
Таблица 1 Сравнительный анализ существующих _стабилизаторов напряжения_
Источник ^вЫХ' В Udr' мВ ^нагр, мА 1п, мкА V, О Au, дБ /i, МГц
[1] 3.3 0,2 50 544 60 60 -
[2] - 200 50 - 52 90 -
[3] - - - - 90 73 0,07
[4] - 200 200 250 83 64 7,65
[5] 1.3 200 100 38 - - -
[6] - 192 50 51 76 80 -
[7] 1 200 50 - 52 - -
[8] 1 200 100 23 80 75 0,4
[9] 1 500 100 145 67 84 -
С помощью сравнительного анализа современных стабилизаторов напряжения [1-9]
© Русанов А.В., Сопина Л.В., Бунина А.В., 2023
Рис. 1. Схема усилителя ошибки
Схема усилителя ошибки состоит из дифференциального, выходного каскада и цепи компенсации.
Входной каскад состоит из дифференциальной пары идентичных К-канальных транзисторов М4 и М5, затворы которых являются входами операционного усилителя.
Нагрузкой дифференциальной пары является токовое зеркало, собранное на р-канальных транзисторах М1 и М2. Питание каскадов операционного усилителя осуществляется через токовые зеркала на метал-оскид-полупроводник(МОП)-транзисторах М6 - М8.
Путем подбора размеров транзисторов М6-М8 (учитывая соотношения их ширины и длины) были получены заданные значения тока в каждой ветви. В первой ветви протекает ток источника равный 20 мкА. При увеличении ширины транзистора М7 в 3 раза получен ток, равный 60 мкА, в третьей, аналогичным образом ток был увеличен до 140 мкА. Ток в последней ветви выбирается исходя из полученного ранее значения тока затвора проходного элемента.
Транзисторы М8 и М3 образуют выходной каскад. В качестве цепи компенсации выбрали компенсацию Миллера с конденсатором в цепи обратной связи, емкость которого подобрана для обеспечения достаточного запаса по фазе для устойчивости схемы.
N-канальные транзисторы М9 и М10 работают в режиме «ключа», при срабатывании схемы защиты на их затворы подается напряжение, транзисторы открываются и выключают операционный усилитель.
Размеры транзисторов ОУ приведены в табл. 2.
Таблица 2
Размеры транзисторов усилителя ошибки
Транзистор 1, мкм мкм т
М1-М2 4 6.5 2
М3 4 31.5 2
М4-М5 4 20 3
М6 4 25 2
М7 4 25 4
М8 4 25 14
М9-М10 4 5 1
Амплитудно-частотные и фазо-частотные характеристики (АЧХ и ФЧХ) усилителя представлены на рис. 2, а полученные параметры сведены в табл. 3.
Таблица 3 Параметры операционного усилителя
Параметры Значение Единицы измерения
Аи Коэффициент усиления 77.2 дБ
РМ Запас по фазе 58.44 О
/1 Частота единичного усиления 10.17 МГц
А/ир Полоса пропускания 1,3 кГц
П Ток потребления 187 мкА
ИхЬ Габариты топологии УО 529,5х310 мкм х мкм
PSRR Коэффициент подавления пульсаций напряжения питания 127 дБ
SR Скорость нарастания 20,49 В/мкс
Время установления 38,75 нс
Частота, Гц
Рис. 2. АЧХ и ФЧХ усилителя ошибки
В ходе процесса производства интегральных схем из-за несовершенства оборудования, погрешностей в ходе проведения технологических операций, а также из-за внутренних и внешних электрических полей в пластине возникает разброс технологических параметров (как правило, параметры кристаллов, расположенных в центре пластины наиболее приближенны к ожидаемым). Поэтому даже на одном кристалле, располагаясь на некотором расстоянии друг от друга резисторы, конденсаторы и транзисторы с одинаковыми физическими размерами могут иметь незначительные расхождения в параметрах (например, из-за разности толщины подзатворного диэлектрика, уровня легирования и т. д.).
Для уменьшения отклонения выходных параметров аналоговых блоков применяются специальные приемы топологического проектирования, такие как согласование элементов и их симметричное расположение.
Также в топологии для улучшения согласования используют фиктивные элементы, они применяются при разработке активных элементов и больших блоков.
Главной целью при разработке интегральных микросхем является компактное расположение элементов на минимальной площади кристалла.
На рис. 3 изображено расположение элементов, входящих в блок усилителя ошибки, и
их соединения. Операционный усилитель электрически изолирован от других блоков стабилизатора. Размещение транзисторов выполнено с использованием перекрестных связей, что уменьшает влияние рассогласующих факторов. Также используются фиктивные элементы - транзисторы - для достижения высокой степени согласования.
Рис. 3. Топология схемы усилителя
1Р-блок ОУ, построенного на р-канальной дифференциальной паре
Описание устройства усилителя ошибки с дифференциальной парой на р-канальных транзисторах. Структурная схема ОУ основана на схеме из источника [10]. Принципиальная схема приведена на рис. 4.
Рис. 4. Принципиальная схема усилителя ошибки
Рассматриваемая схема построена на основе двух каскадов - входного и выходного. Первый состоит из дифференциальной пары МОП-транзисторов р-проводимости М6 и М7. Транзисторы имеют одинаковые размеры. Ток транзисторов задается с помощью токового зеркала, выполненного на транзисторах М3 и М4. Ток источника, равный 20 мкА, преобразовывается в 60 мкА и распределяется между транзисторами дифференциальной пары. Входы операционного усилителя формируются за счет затворов р-канальных транзисторов дифференциальной пары. Нагрузкой для входного каскада является токовое зеркало, выполненное на п-канальных транзисторах М8, М9.
Выходной каскад построен на транзисторах М5 и М10. Р-канальный транзистор рассчитан таким образом, чтобы ток, протекающий через выходной каскад, был близок к 140 мкА. Эта величина была выбрана, полагаясь на ток заряда подзатворной емкости I = 110 мкА, и взята с небольшим запасом. N-канальный транзистор М10 является усилительным. Обеспечение низкого выходного сопротивления и высокой нагрузочной способности выполняется именно благодаря выходному каскаду.
Для обеспечения стабильности усилителя в схеме применена цепь компенсации Миллера, представленная в виде конденсатора С1. Два р-канальных транзистора М1 и М2 предназначены для управления выключением схемы при использовании схем защиты стабилизатора.
В табл. 4 сведены измеренные характеристики усилителя ошибки. АЧХ и ФЧХ представлены на рис. 5.
Таблица 4
Характеристики ОУ
Параметры Значение Единицы измерения
Аи Коэффициент усиления 60,58 дБ
РМ Запас по фазе 76 О
/1 Частота единичного усиления 6,72 МГц
А/Ир Полоса пропускания 6,4 кГц
ии Напряжение питания 187 мкА
ИхЬ Габариты топологии УО 455,5х236.5 мкм х мкм
SR Скорость нарастания 1.29 В/мкс
Рис. 5. АЧХ и ФЧХ усилителя ошибки
На рис. 6 изображено расположение элементов, входящих в блок усилителя ошибки, и их соединения. Операционный усилитель электрически изолирован от других блоков стабилизатора. Размещение транзисторов выполнено с использованием перекрестных связей, что уменьшает влияние рассогласующих факторов. Также используются фиктивные элементы - транзисторы - для достижения высокой степени согласования.
Рис. 6. Топология усилителя ошибки: 1 - дифференциальная пара на транзисторах М6 и М7;
2 - выходной каскад на транзисторах М5 и М10;
3 - р-канальные транзисторы М3 и М4, 4 - р-канальные транзисторы М1 и М2 для управления выключением схемы, 5 - п-канальные транзисторы М8 и М9, 6 - конденсатор компенсации Миллера
Заключение
В данной статье представлены 1Р-блоки ОУ, разработанные для отечественного технологического процесса с проектными нормами 3 мкм. Представленные усилители предназначены для применения в интегральных схемах
Поступила 30.03.2023; г
линейных стабилизаторов напряжения в качестве усилителя ошибки.
Литература
1. Kumar C.S., Sujatha K. Design and Simulation of Low Dropout Regulator // International Journal of Science and Research (IJSR). 2015. Vol. 4. No. 5. Pp. 1404-1408.
2. Giustolisi G., Palumbo G., Spitale E. A 50-mA 1-nF Low-Voltage Low-Dropout Voltage Regulator for SoC Applications // ETRI Journal. 2010. Vol. 32. No. 4. Pp. 520-529.
3. Lee H., Mok P.K.T., Leung K.N. Design of low-power analog drivers based on slew-rate enhancement circuits for CMOS low-dropout regulators // IEEE Transactions on Circuits and Systems II: Express Briefs. 2005. Vol. 52. No. 9. Pp. 563-567.
4. Kim -i. Y., Lee -s. S. A Capacitorless LDO Regulator With Fast Feedback Technique and Low-Quiescent Current Error Amplifier // IEEE Transactions on Circuits and Systems II: Express Briefs. 2013. Vol. 60. No. 6. Pp. 326-330.
5. Leung K.N., Mok P.K.T. A capacitor-free CMOS low-dropout regulator with damping-factor-control frequency compensation // IEEE Journal of Solid-State Circuits. 2003. Vol. 38. No. 10. Pp. 1691-1702.
6. Kamal Z., Hassan Q., Mouhcine Z. Full on-chip CMOS low dropout voltage regulator using MOS capacitor compensation // 2012 International Conference on Multimedia Computing and Systems. 2012. Pp. 1109-1114.
7. Manikandan P., Bindu B. A capacitor-less low-dropout regulator (LDO) architecture for wireless application // 2017 International Conference on Nextgen Electronic Technologies: Silicon to Software (ICNETS2). 2017. Pp. 222-224.
8. Zhan C., Ki W.-H. A high-precision low-voltage low dropout regulator for SoC with adaptive biasing // 2009 IEEE International Symposium on Circuits and Systems (ISCAS). 2009. Pp. 2521-2524.
9. Abbasi M.U., Bagnall D., Bn V. A high PSRR capacitor-less on — Chip low dropout voltage regulator // IEEE 8th International Symposium on Intelligent Systems and Informatics. 2010. Pp. 361-364.
10. Проектирование аналоговых К-МОП микросхем: краткий справочник разработчика / под редакцией В.И. Эннса, Ю.М. Кобзева. 2-е издание, стереотип. М.: Горячая линия - телеком. 2016. 454 с.
к публикации 01.08.2023
Информация об авторах
Русанов Александр Валерьевич - канд. техн. наук, ассистент, Воронежский государственный технический университет (394006, Россия, г. Воронеж, ул. 20-летия Октября, 84), e-mail: [email protected]
Сопина Лилия Вячеславовна - инженер, АО «Научно-исследовательский институт электронной техники» (394033, Россия, г. Воронеж, ул. Ст. Большевиков, 5), e-mail: [email protected]
Бунина Алина Владимировна - инженер, АО «Научно-исследовательский институт электронной техники» (394033, Россия, г. Воронеж, ул. Ст. Большевиков, д. 5), e-mail: [email protected]
BANDGAP REFERENCE VOLTAGE SOURCE FOR A DOMESTIC TECHNOLOGICAL PROCESS
A.V. Rusanov1, L.V. Sopina2, A.V. Bunina2
1Voronezh State Technical University, Voronezh, Russia 2Research Institute of Electronic Technology, Voronezh, Russia
Abstract: the article proposes two IP blocks of operational amplifiers (op-amps) built on n-channel and p-channel differential pairs. Op-amps are universal blocks on the basis of which you can build many different electronic devices. Currently, op amps are widely used, both in the form of individual chips and as IP blocks as part of more complex integrated circuits. The developed IP blocks are intended for use in integrated circuits of linear voltage stabilizers as error amplifiers. In voltage regulators, the error amplifier plays a key role by comparing the reference voltage to the output (or part of the output voltage) voltage and drives the pass element to ensure this equality. The description of the electrical circuits of amplifiers, the main electrical characteristics, the results of modeling are presented, the features of the development of the integrated circuit topology are indicated. The op amps are developed on the basis of the domestic BiCMOS technological process with design standards of 3 ЦШ. The development of the scheme and topology was carried out in a specialized system for automated design of integrated circuits. To model the circuit, certified mathematical models of semiconductor devices were used. The developed layouts of the op-amp have passed verification, consisting of checking compliance with design standards (Design rule check, DRC), restoring the electrical circuit from the layout and comparing the layout with the original circuit (Layout vs Schematic, LVS)
Key words: reference voltage source, IP block, integrated circuit, microcircuit, ION
References
1. Kumar C.S., Sujatha K. "Design and Simulation of Low Dropout Regulator", International Journal of Science and Research (IJSR), 2015, vol. 4, no. 5, pp. 1404-1408.
2. Giustolisi G., Palumbo G., Spitale E. "A 50-mA 1-nF Low-Voltage Low-Dropout Voltage Regulator for SoC Applications", ETRI Journal, 2010, vol. 32, no. 4, pp. 520-529.
3. Lee H., Mok P.K.T., Leung K.N. "Design of low-power analog drivers based on slew-rate enhancement circuits for CMOS low-dropout regulators", IEEE Transactions on Circuits and Systems II: Express Briefs, 2005, vol. 52, no. 9, pp. 563-567.
4. Kim -i. Y., Lee -s. S. "A Capacitorless LDO Regulator With Fast Feedback Technique and Low-Quiescent Current Error Amplifier", IEEE Transactions on Circuits and Systems II: Express Briefs, 2013, vol. 60, no. 6, pp. 326-330.
5. Leung K.N., Mok P.K.T. "A capacitor-free CMOS low-dropout regulator with damping-factor-control frequency compensation", IEEE Journal of Solid-State Circuits, 2003, vol. 38, no. 10, pp. 1691-1702.
6. Kamal Z., Hassan Q., Mouhcine Z. "Full on-chip CMOS low dropout voltage regulator using MOS capacitor compensation", 2012 International Conference on Multimedia Computing and Systems, 2012, pp. 1109-1114.
7. Manikandan P., Bindu B. "A capacitor-less low-dropout regulator (LDO) architecture for wireless application", International Conference on Nextgen Electronic Technologies: Silicon to Software (ICNETS2), 2017, pp. 222-224.
8. Zhan C., Ki W.-H. "A high-precision low-voltage low dropout regulator for SoC with adaptive biasing", IEEE International Symposium on Circuits and Systems (ISCAS), 2009, pp. 2521-2524.
9. Abbasi M.U., Bagnall D., Bn V. "A high PSRR capacitor-less on - Chip low dropout voltage regulator", IEEE 8th International Symposium on Intelligent Systems and Informatics, 2010, pp. 361-364.
10. "Design of analog K-MOS microcircuits. Developer's Quick Reference Guide" ("Proyektirovaniye analogovykh K-MOP mikroskhem: kratkiy spravochnik razrabotchika"), ed. by V.I. Enns, Yu.M. Kobzev, Moscow, Goryachaya liniya - telekom, 2016, 454 p.
Submitted 30.03.2023; revised 01.08.2023
Information about the authors
Alexander V. Rusanov - Cand. Sc. (Technical), assistant, Voronezh State Technical University (84 20-letiya Oktyabrya str., Voronezh 394006, Russia), e-mail: [email protected]
Liliya V. Sopina - Engineer, JSC Research Institute of Electronic Technology (5 St. Bolshevikov str., Voronezh 394033 Russia), e-mail: [email protected]
Alina V. Bunina - Engineer, JSC Research Institute of Electronic Technology (5 St. Bolshevikov str., Voronezh 394033 Russia), e-mail: [email protected]
