CC BY
9Рис.2. Общая функциональная схема узла преобразователя полетных данных ПНК
Общая функциональная схема СФ-блока узла преобразователя полетных данных приведена на рис.2 [1].
ЮБС-процессорное ядро в комплексе с периферийными блоками организует работу узла, а именно инициализацию и сбор информации АЦП, ее предварительную обработку и выдачу в вычислительный узел. Устройство усиления узла построено на основе инструментального усилителя, необходимого для обеспечения достаточного уровня сигнала для работы АЦП. Фильтр низких частот второго порядка построен с применением прецизионных малошумящих усилителей. Наличие встроенного высокоточного датчика температуры позволяет повышать степень интеграции изделий за счет отказа от применения отдельного датчика температуры. Датчик температуры в данном случае используется для дополнительной алгоритмической термокомпенсации измеряемых величин.
Для обеспечения прямого доступа периферийных устройств к памяти системы, что позволит значительно ускорить вычисления и обмен информацией между процессорным ядром и компонентами, необходимо наличие в составе узла БМЛ-контроллера.
Данный тип СФ-блока объединяет в себе все функции аналого-цифрового, цифро-аналогового преобразования. Разрядность преобразователей в составе блока при этом должна составлять не менее 14 разрядов для АЦП и не менее 10 для ЦАП при скорости выборки не менее 1 Мвыб./с и не менее 8 Мвыб./с соответственно (Мвыб. - мегавыборка).
Общая функциональная схема узла регистратора приведена на рис.3 [5].
В состав СФ-блока должны входить сигма-дельта-АЦП и медленный ЦАП. Сигма-дельта-АЦП используется для считывания показания различных датчиков, а медленный ЦАП служит для управления уровнем усиления приемного тракта (система АРУ) и выдачи различных низкочастотных сигналов (сигналы ошибки для систем наведения антенн и т.д.). Для таких низкоскоростных АЦП и ЦАП используются последовательные интерфейсы ИЛЯТ и БР!.
Рис.3. Общая функциональная схема узла регистратора полетных данных ПНК
Общая номенклатура СФ-блоков ПСнК. После определения необходимых блоков каждого функционального узла, а также оценки их площади проводится объединение всех СФ-блоков узлов и формируется общая номенклатура компонентов программируемой СБИС, содержащая в себе блоки как общие, имеющиеся в большинстве узлов функциональные, так и специфические для каждого узла. Полученная номенклатура представлена в табл.1.
Таблица 1
Общая номенклатура СФ-блоков ПСнК
Функциональный блок Количество Площадь, мм2
Процессорное ядро с ККС-архитектурой 1 4,0
ПЗУ (16 КБ) 1 0,16
ОЗУ (128 КБ) 1 1,8
Сторожевой таймер 1 0,009
Таймер реального времени 1 0,02
БМЛ-контроллер (12 каналов) 1 0,52
Датчик температуры 1 0,04
Типовые периферийные блоки 30 7,991
Результаты, представленные в табл.1, позволяют провести расчет общей площади структуры, которая составила 14,54 мм . При использовании такой номенклатуры для замены одного из узлов возникает большое количество избыточных компонентов, не участвующих в работе микросхемы при одной из конфигураций, что приводит к неоправданному увеличению площади всего устройства по сравнению с габаритными размерами СБИС каждого узла в отдельности. Поэтому на следующем этапе требуется оптимизировать данный состав компонентов для минимизации площади устройства с учетом возможностей конфигурирования, которыми обладает ПСнК, а именно наличия в ее составе универсальных цифровых и аналоговых блоков [6].
Проведем анализ того, какие из блоков общей номенклатуры должны быть реализованы с «жесткой» архитектурой, выполняющие заведомо определенные функции,
а какие рациональнее реализовать на основе универсальных блоков (УБ). Анализ общей номенклатуры и определение таких компонентов проводятся с учетом следующих предъявляемых к ним требований:
1) наличие их не менее чем в двух функциональных узлах;
2) значительное ухудшение параметров быстродействия (частоты дискретизации для преобразователей).
В соответствии с первым критерием к блокам с «жесткой» архитектурой были отнесены процессорное ядро с RISC-архитектурой, ПЗУ, ОЗУ, сторожевой таймер, таймер реального времени, счетчики 32 и 8 бит, UART-, SPI- и USB-интерфейсы. К СФ-блокам, удовлетворяющим второму критерию, относятся все преобразователи сигналов (АЦП, ЦАП). Построение их на основе УБ значительно ухудшает их характеристики. Так, частота дискретизации для АЦП последовательного приближения с разрядностью 12 бит уменьшается с 1 Мвыб./с для специально разработанного преобразователя до 200 Квыб./с для преобразователя, реализованного на УБ. Такая же тенденция наблюдается и в отношении ЦАП с разрядностью 8 бит, частота дискретизации которого уменьшается с 8 Мвыб./с до 1 Мвыб./с. Поскольку реализация преобразователей на УБ является причиной ухудшения параметров их быстродействия, рационально разрабатывать их индивидуально с учетом всех правил проектирования подобного рода устройств с «жесткой» архитектурой. Этому критерию также удовлетворяют другие чувствительные к схеме реализации аналоговые устройства, такие как температурный датчик и фильтр низких частот (второго порядка). Поэтому они также должны обладать «жесткой» архитектурой с оптимизированной топологией для обеспечения лучших характеристик.
Остальные аналоговые периферийные блоки могут быть реализованы на уже имеющихся аналоговых СФ-блоках с «жесткой» архитектурой путем добавления к ним универсальных аналоговых блоков (УАБ). Так, для схемы узла преобразователя полетных данных ПНК требуется АЦП последовательного приближения с разрядностью 14 бит, который может быть получен из АЦП того же типа разрядностью 10 бит и УАБ. Инструментальный усилитель построен из второго УАБ и обеспечивает коэффициент подавления синфазной помехи до 120 дБ и коэффициент усиления от 1 до 1000, устанавливаемый матрицей резисторов УАБ. Аналогичная ситуация имеет место и в отношении реализации ЦАП разрядностью 12 бит в схеме регистратора полетных данных, получаемого из ЦАП разрядностью 10 бит и одного УАБ, и аналогового компаратора, получаемого из второго УАБ соответственно. Кроме этого, необходимо наличие в схеме еще хотя бы двух операционных усилителей для использования их в качестве дополнительных каскадов усиления.
Реализация такого устройства на основе программируемой СБИС позволит не только обеспечить выполнение задач, соответствующих одному из функциональных узлов, но и значительно расширить их спектр за счет наличия конфигурируемой цифровой и, что более важно, аналоговой части. К примеру, в данном случае архитектура устройства позволяет снимать и обрабатывать показания только лишь температурного датчика. Для включения в систему дополнительных датчиков, позволяющих измерять не только температуру, но и различные параметры перемещения и ориентации в пространстве беспилотных летательных аппаратов, необходима доработка устройства заказной микросхемы и повторный ее запуск в производство, что влечет большие финансовые затраты [7]. Одни датчики могут потребовать для работы и точности простейшие усилители, в то время как для других будет необходимо использование высокоразрядных сигма-дельта-АЦП и чувствительных инструментальных усилителей. В этом от-
ношении ПСнК позволяет изменять архитектуру, подстраивая ее под текущие задачи, тем самым расширяя область своего применения.
Оставшиеся необходимые цифровые блоки реализуются на универсальных цифровых блоках, которые представляют собой программируемые логические матрицы. Таким образом, блоки могут быть синтезированы с использованием определенного количества элементарных вентилей матрицы. Для определения минимально необходимого количества вентилей матрицы для каждого функционального узла, который должен быть реализован путем конфигурирования микросхемы, требуется рассчитать количество вентилей, используемых для реализации каждого цифрового СФ-блока. Расчет проведен на основе полученных ранее результатов по занимаемой блоками площади. Тогда для каждого функционального узла получаем
^ в = = Vll^ 0.8 + 0.006 = 32240,
Sэ.в Sэ.в 25 • I0
дт _ 2 Sп _ 2 • Sсч8 + SUART + SI2C + SDMA + 2 • Sm16 _
N а.у о
S э.в
2 • 0.005 + 0.14 + 0.025 + 0.52 + 2 • 0.01
=--------—---— = 28600.
25 40 "6
дт _ 2 ^п _ ^пш + 2 • Sm8 + SSPI + SCAN + ^сч16 _
N ур о о
"э.в "э.в
_ 0.02 + 2 • 0.005 + 0.065 + 0.67 + 0.01 _31Q0Q 25 -10 "6 .
где Ny в - количество вентилей узла вычислителя; Na - количество вентилей узла преобразователя полетных данных; N - количество вентилей узла регистратора; 2 Sп - общая площадь периферийных устройств; S эв - средняя площадь элементарного вентиля; S^/16 - площадь широкополосного импульсного модулятора разрядностью 8/16 бит; S^/^ - площадь счетчика с разрядностью 8/16 бит; S^ - площадь интервального таймера.
Анализ полученных результатов позволяет сделать вывод о том, что в составе программируемой СБИС потребуется как минимум 32240 элементарных вентилей. Это позволит синтезировать необходимые цифровые компоненты для всех трех конфигураций микросхемы, обеспечив тем самым выполнение всех функций узлов радиоэлектронной аппаратуры.
ПСнК предполагает разработку только одной микросхемы, которая в зависимости от конфигурации может выполнять задачи, соответствующие конкретному функциональному узлу ПНК. Такая реализация позволит функциональной схеме адаптироваться под текущие задачи и в рабочем режиме изменять свою конфигурацию, что является значительным преимуществом по сравнению с ASIC, не обладающими такой возможностью.
Данные результаты позволяют сформировать из общей номенклатуры СФ-блоков ее оптимизированный вариант, в котором учтена возможность создания некоторых блоков на основе УБ программируемой СБИС. Полученные номенклатура, а также площади блоков представлены в табл.2.
Таблица 2
Оптимальная номенклатура СФ-блоков ПСнК
Функциональный блок Количество Площадь, мм2
Процессорное ядро с RISC-архитектурой 1 4,0
ROM (16 КБ) 1 0,16
RAM (128 КБ) 1 1,8
Сторожевой таймер 1 0,009
Таймер реального времени 1 0,02
Датчик температуры 1 0,04
Универсальный аналоговый блок 2 0,4
Универсальный цифровой блок 1 0,806
Типовые периферийные блоки 10 3,899
Анализ результатов показывает, что при технологии изготовления 0,18 мкм (технологии изготовления рассматриваемых функциональных узлов) общая площадь системы, равная 11,534 мм2, соответствующая суммарной площади всех составляющих СФ-блоков, входящих в состав программируемой СБИС, превышает площадь каждого функционального узла. Проведенные расчеты отражают превышение, которое выражается в следующих соотношениях:
Нуя = БПСнК ~ у в-100% = г1,534 ~ 9,576-100% = 20% , у 8у.в 9,576 '
= 8ПСнК - 8а.у -1000% = 11,534 -10,749 -100%% = 7%, ау 8а.у 10,749
„ = 8пснк - 8у.р. 100% = II.534-И.«» - ,00% = 5%%,
у.р
Syp 11,006
где Н - величина превышения площади ПСнК по отношению к площади соответствующего функционального узла; £ПСнК - площадь ПСнК после оптимизации номенклатуры блоков; 8у в - площадь узла вычислителя; 8а у - площадь узла преобразователя полетных данных; 8 - площадь узла регистратора.
Однако следует учесть тот факт, что по отношению к ПСнК полностью заказные СБИС требуют для своей реализации больших финансовых затрат [8]. Изготовление опытной партии полностью заказной СБИС (несколько тысяч образцов) по технологии 0,18 мкм стоит порядка нескольких сотен тысяч долларов. Это связано с тем, что такие микросхемы позиционируются как специализированные, а следовательно, проектируются в соответствии с определенной конкретной задачей и требуют разработки специальных СФ-блоков под конкретную микросхему [9]. Это влечет за собой значительные финансовые затраты, в которые входит не только стоимость инструментальных средств проектирования, но и капиталовложения для проведения работ по моделированию и параллельной проверке, правильности выбора подхода к проектированию.
Таким образом, стоимость разработки и верификации системы в случае использования ПСнК снижается, и в тех случаях, когда вопрос площади, занимаемой устройством, не является критичным, ПСнК является выгодной альтернативой для использования в составе ПНК.
Литература
1. Spinka O., Kroupa S., Hanzalek Z. Control system for unmanned aerial vehicles // 5th IEEE International Conference on Industrial Informatic (Vienna June 2007). - 2007. - P. 455-460.
2. Шейкин М. Две микросхемы хорошо, а одна лучше. Программируемые цифровые микросхемы с аналоговым интерфейсом // Элементная база электроники. - 2012. - № 1. - С. 34-43.
3. Шагурин И. Системы на кристалле. Особенности реализации и перспективы применения // Электронные компоненты. - 2009. - №1. - C. 37-39.
4. Бухтеев А. Методы и средства проектирования систем на кристалле // Chip News. - 2003. - № 3. -С. 4 -14.
5. Чельдиев М., Талан М. Бортовой регистратор информации // Разработки авиации. - 2006. - № 3. -С. 38-42.
6. Ahmad Athif bin Mohd Faudzi. Programmable system on chip distributed communication and control approach for human adaptive mechanical system // Journal of Computer Science. - 2010. - Vol. 6, N. 8. -P. 852-861.
7. Бухтеев А., Немудрое В. Системы на кристалле. Новые тенденции // Электроника: НТБ. - 2004. -№ 3. - С. 52-56.
8. Шпагилев Д.И. Сравнительный анализ полностью заказных СБИС, ПЛИС и СБИС с программируемой архитектурой // Международная заочная научная конференция «Актуальные вопросы технических наук (II)». (Пермь, февраль 2013). - 2013. - С. 17-21.
9. Немудров В., Мартин Г. Системы-на-кристалле. Проектирование и развитие. - М.: Техносфера, 2004. - С. 55-58.
Статья поступила 24 апреля 2014 г.
Шпагилев Данил Игоревич - аспирант кафедры интегральной электроники и микросистем МИЭТ. Область научных интересов: системы на кристалле, интеграция цифроаналоговых систем, конфигурируемые смешанные цифроаналоговые системы, разработка технологии проектирования полузаказных аналого-цифровых БИС со встроенным микропроцессорным ядром; исследование проблем развития и применения функционально сложных СБИС нового поколения в различных классах РЭА. E-mail: d.schpagilev@yandex.ru
Можаев Геннадий Викторович - начальник отделения разработки специализированной аппаратуры ОАО НИИМА «Прогресс» (г. Москва). Область научных интересов: системы на кристалле, радиоэлектронная аппаратура, программируемые матричные кристаллы, разработка программируемых смешанных матричных кристаллов; исследование проблем развития и применения функционально сложных СБИС нового поколения в различных классах РЭА.
Опечатка
В журнале «Известия высших учебных заведений. Электроника» №5(109),2014 допущена ошибка.
На с. 15 после фамилии автора следует читать Национальный исследовательский университет «МЭИ»
УДК 621.396.98(100):519.673
Параметрическое проектирование и верификация инерциальных навигационных систем
112 А.В. Саблин , В.Е. Алексеев , А.Н. Соловьев
1 Национальный исследовательский университет «МИЭТ» 2Институт проблем проектирования в микроэлектронике РАН
Предложена структура среды параметрического проектирования и верификации инерциальных и интегрированных навигационных систем, позволяющих проводить оценку их точностных характеристик. Представлена реализация основных компонентов данной среды. Приведены варианты реализации пользовательского интерфейса среды проектирования и основных режимов работы.
Ключевые слова: инерциальные навигационные системы; системы проектирования.
В настоящее время широкое распространение в различных областях техники и промышленности получили инерциальные навигационные системы (ИНС), реализованные на основе распределенного множества полупроводниковых сенсоров (акселерометров и гироскопов), а также интегрированные навигационные системы (ИнтНС), выполненные на основе интеграции ИНС и приемника глобальной спутниковой навигационной системы (ГНСС) GPS/GLONASS. При этом ИНС определяет угловые и координатные приращения за время наблюдения и имеет монотонный характер роста погрешностей определения координат, связанных с интегрированием показаний сенсоров.
Объединение ИНС с ГНСС позволяет устранить монотонный рост погрешности и получить требуемую динамику вычисления координат и угловых параметров объекта, на котором установлена данная ИнтНС. Зарубежная и отечественная промышленность выпускает достаточно большой ассортимент ИНС и приемников ГНСС, из которых разработчик может достаточно быстро «собрать» ИнтНС с требуемыми габаритно-весовыми и стоимостными характеристиками. При этом одним из ключевых вопросов остается оценка точности собранной системы. Проведенный анализ показал отсутствие специальных программных средств, которые позволяют оперативно провести оценку точностных характеристик для выбранной конфигурации ИНС и ИнтНС.
Настоящая работа посвящена разработке среды параметрического проектирования и верификации ИНС и ИнтНС, которая позволяет оперативно проводить оценку точностных характеристик навигационных систем.
Разработка структуры среды параметрического проектирования и оценки точностных характеристик навигационных систем. На основе анализа существующих подходов [1 - 5] к проектированию навигационных систем разработана обобщенная структура среды параметрического проектирования и оценки точностных характеристик навигационных систем (рис.1). Под параметрическим проектированием подразумевается выбор одной из эталонных (заложенных в «оболочку проектирования») моделей ИнтНС, например интеграции на основе безгироскопной ИНС и ГНСС, с ее последующей параметрической настройкой - выбором значений параметров заданной модели, например выбором типа используемого акселерометра и характеристиками используемого ГНСС.
© А.В. Саблин, В.Е. Алексеев, А.Н. Соловьев, 2014
Рис. 1. Структурная схема среды проектирования ИнтНС
После выбора модели и параметров проектируемой ИнтНС осуществляется предварительная оценка точностных характеристик на основе полученных аналитических оценок. Если предварительная оценка точности не устраивает, то происходит коррекция выбранной модели или параметров модели, например замена сенсоров или типа приемника ГНСС. Если предварительная оценка точности устраивает, то осуществляется переход к более детальной оценке точностных характеристик на основе имитации движения объекта с установленной на нем ИнтНС по заданным эталонным траекториям, выбираемым разработчиком системы. При этом в качестве входных сигналов от сенсоров используются идеальные показания сенсоров, вычисленные для движения объекта по выбранной эталонной траектории, с наложенной на них «шумовой» составляющей, моделируемой с помощью гауссовского распределения (высокочастотная составляющая) и марковского процесса 1-го рода (низкочастотная составляющая).
На основе полученных входных данных осуществляется расчет параметров траектории движения объекта. Оценка погрешности моделируемой ИнтНС определяется как разница между значениями эталонной траектории и вычисленной траектории движения объекта. Если оценки точности, полученные на основе эталонных траекторий, не устраивают, то осуществляется смена модели, например безгироскопная ИНС заменяется на гироскопную, или изменение параметров модели, например смена сенсоров или ГНСС приемника. Результатом моделирования является выбор модели ИнтНС и ее параметров с оценкой точностных характеристик полученной навигационной системы.
Реализация основных компонентов среды проектирования. В соответствии со структурой (см. рис.1) вначале проводится предварительный анализ точностных харак-
