CC BY
8СХЕМОТЕХНИКА И ПРОЕКТИРОВАНИЕ CIRCUIT ENGINEERING AND DESIGN
УДК 621.3.049.771.16
Выбор базовых схемотехнических решений для проектирования библиотек цифровых ячеек
С.А. Ильин
Национальный исследовательский университет ««МИЭТ»
Selection of Base Circuit Solution for Designing Digital Libraries of Standard Cells
S.A. Ilin
National Research University of Electronic Technology
Введено понятие базового схемотехнического узла, решена задача поиска параметров базовых схемотехнических узлов для проектирования библиотек цифровых элементов и приведен маршрут реализации предлагаемого алгоритма. Разработано специализированное программное обеспечение, реализующее поиск параметров базовых схемотехнических узлов в соответствии с разработанным алгоритмом. Проведена оценка эффективности предлагаемого алгоритма в рамках существующего маршрута.
Ключевые слова: библиотека элементов; схемотехника.
The notion of a basic schematic node has been introduced. The problem of searching for the parameters of the basic circuitry units for designing digital library design elements has been solved and the route of developing the standard cell using the basic schematic nodes has been presented. The specialized software that implements the search for parameters of the basic nodes according to the algorithm has been developed and the effectiveness of proposed approach in the framework of the existing route has been evaluated.
Keywords: library, standard cell, schematic.
На сегодняшний день задача ускорения процесса разработки новых устройств и оптимизации маршрута «от идеи до готового устройства» является актуальной. Один из элементов автоматизированного маршрута синтеза цифровых устройств -библиотека цифровых ячеек [1]. Она представляет собой набор элементов в количестве от нескольких сотен до тысяч, каждый из которых выполняет уникальную логическую функцию [2]. Одним из основных представлений библиотеки элементов,
© С.А. Ильин, 2015
на основе которых создаются остальные, является схемотехническое представление цифровых элементов. Для каждой из ячеек может быть предложено несколько вариантов схемотехнической реализации. С учетом вариации ширины каналов, напряжения питания, температуры, технологического процесса и типов транзисторов анализ параметров вариантов схемотехнической реализации ячейки и выбор наилучшего варианта по одному или нескольким критериям вручную за приемлемое время существенно затруднен [3, 4].
Схемотехническое представление элементов библиотеки - это база данных в определенном формате. Работа с этой базой данных может осуществляться с помощью схемотехнического редактора, который имеет широкий набор встроенных средств, позволяющих создавать схемотехнические описания, проводить моделирование и анализировать результаты работы элементов. Несмотря на широкие возможности анализа и обработки получаемых результатов, большой объем работы при проектировании библиотеки цифровых элементов значительно затрудняет поиск наилучшего варианта схемотехнической реализации элемента по одному или нескольким критериям. Поэтому задача поиска и определения параметров базовых схемотехнических решений для проектирования библиотек цифровых ячеек и построение маршрута реализации данной задачи весьма актуальна.
Базовые схемотехнические узлы. При изучении схемотехнической реализации элементов библиотеки цифровых ячеек выявлено несколько постоянно встречающихся схемотехнических решений, которые переходят из одной ячейки в другую, изменяя только параметры транзисторов. Назовем такие решения базовыми схемотехническими узлами, в качестве которых можно выделить следующие: параллельно включенные транзисторы; последовательно включенные транзисторы; комплементарная пара с известным соотношением ширины р- и и-канального транзисторов; проходной вентиль; суперкомпозиция, объединяющая описанные варианты.
Итак, задача поиска наилучшего варианта схемотехнической реализации ячейки в целом сводится к поиску наилучших вариантов составляющих ее схемотехнических конструктивов по заранее определенному критерию и использованию найденных вариантов для конструирования ячейки, что уменьшает объем работы. Примеры вариантов некоторых из исследуемых базовых схемотехнических узлов для ячеек изображены на рис.1.
а б
Рис.1. Примеры вариантов исследуемого схемотехнического узла для комбинационной ячейки (а) и узла, используемого в триггерах и тристабильных ячейках (б)
Поиск наилучшего варианта исследуемого схемотехнического узла требует учета большого количества таких параметров, как:
- значение длительности выходного фронта, мощности утечки, скорости переключения и т.д.;
- диапазон нагрузочных емкостей и входных фронтов [5];
- количество последовательно и параллельно включенных транзисторов;
- ширина используемых транзисторов;
- диапазон температур, напряжение питания, варианты технологического процесса.
В частности, помимо совокупности длительностей входных фронтов, нагрузочных
емкостей и максимального количества транзисторов в стеке, при работе с субмикронными технологиями уровня 0,18 мкм и ниже все большее влияние будут оказывать вариации температуры, напряжения питания и вариант технологического процесса [6]. Несмотря на переход от поиска наилучшего варианта схемотехнической реализации ячейки в целом к поиску наилучшего варианта составляющих ее схемотехнических узлов, выбор наилучшего варианта вручную за приемлемое время представляет собой сложную техническую задачу.
Алгоритм поиска параметров базовых схемотехнических узлов. Для решения поставленной задачи разработан алгоритм поиска параметров базовых схемотехнических узлов для проектирования цифровых ячеек (рис.2).
Экспорт данных Определение наилучшего варианта
Рис. 2. Алгоритм поиска наилучшего варианта схемотехнического узла с помощью специализированного программного обеспечения
Алгоритм включает в себя следующие шаги.
1. Определение критериев поиска наилучшего варианта. Такими критериями могут быть задержка переключения, динамическая и статическая мощность, мощность утечки, длительность выходного фронта, площадь (суммарная ширина p- и и-канальных транзисторов), а также и другие критерии и их комбинации.
2. Определение конструктивно-технологических ограничений, а именно максимальной и минимальной ширины транзистора, шага топологической сетки и др.
3. Поиск наилучшего варианта базовых схемотехнических узлов на основе критериев, определенных в п.1, и ограничений (см. п.2).
4. Поиск наилучшего варианта исследуемой суперкомпозиции базовых схемотехнических узлов на основе критериев, определенных в п.1, и ограничений (см. п.2).
Программное обеспечение и его функциональные возможности. Для реализации методики разработано программное обеспечение на основе языков PERL и OCEAN со следующими функциональными возможностями:
- генерация схемотехнических узлов и их комбинаций в виде текстового описания в формате Spice/Spectre;
- задание конструктивно-технологических ограничений;
- формирование тестового окружения для исследуемых узлов;
- автоматическая генерация входных воздействий;
- автоматическое измерение параметров исследуемых схемотехнических узлов с использованием конструкций языка SpectreMDL;
- создание исполняемого файла и анализ полученных результатов.
Данное программное обеспечение позволяет автоматически создавать и анализировать практически ничем не ограниченное количество вариантов схемотехнических узлов. Отметим, что для исследуемого схемотехнического узла существует возможность варьировать любые параметры (увеличивать или уменьшать количество транзисторов в стеке, независимо изменять ширину одного или нескольких транзисторов и т.д). Кроме того, в ходе разработки решены задачи учета технологических ограничений на параметры транзисторов и определения вариантов реализации схемотехнических узлов, наилучшим образом удовлетворяющих одному или нескольким заранее заданным условиям (задержка переключения, динамическая и статистическая мощность, мощность утечки, суммарная ширина активных элементов и т.д).
Разработанное программное обеспечение позволяет независимо от используемой технологии найти параметры базовых схемотехнических узлов для проектирования цифровых библиотек в соответствии с заранее определенными критериями и удовлетворяет конструктивно-технологическим ограничениям, что значительно ускоряет разработку схемотехнического представления ячеек цифровой библиотеки.
Результаты внедрения базовых схемотехнических решений при проектировании библиотек. Предлагаемый подход и программное обеспечение внедрены в маршрут разработки библиотек стандартных цифровых ячеек и использованы в ходе разработки библиотек по отечественной технологии КНИ с топологическими нормами 180 нм на предприятии «НИИМЭ и Микрон» (г. Москва). Библиотека цифровых элементов по технологии «КНИ 018» содержит 465 элементов, в том числе 144 триггера различных типов. Для применяемой технологии определены параметры топологического конструктива и параметры базовых схемотехнических узлов, которые обеспечивают как умеренное энергопотребление, так и приемлемую задержку переключения. Для проек-
тирования топологии определены параметры базового топологического конструктива, который определяет высоту ячейки в зависимости от количества и ширины шин земли и питания, а также от количества и ширины шин металлизации между ними.
Набор базовых схемотехнических узлов определен следующим образом:
- базовое соотношение между шириной p- и и-канального транзистора, обеспечивающее минимальную задержку переключения;
- базовое соотношение между шириной р- и и-канального транзистора, обеспечивающее максимальную плотность заполнения базисного топологического конструктива;
- максимальное количество последовательно включенных транзисторов и их ширины;
- максимальная ширина последовательно включенных транзисторов, обеспечивающая эффективное использование площади топологического конструктива и их ширины.
После определения параметров базовых схемотехнических узлов найденные решения использовались при проектировании и задании параметров всех библиотечных ячеек, что избавило разработчика от необходимости определять параметры узлов в каждый ячейке или группе ячеек отдельно, а также значительно сократило время создания как схемотехнического представления ячеек, так и библиотеки в целом.
Оценка результатов применения предлагаемого подхода. В соответствии с традиционной методикой создания схемотехнического представления ячеек разработчику необходимо для поиска наилучшего варианта настроить рабочее окружение САПР, вручную создать в схемотехническом редакторе исследуемую схему, вручную задать входные воздействия, пределы изменения ширины транзисторов, входных фронтов и проводить измерения параметров схемы. Для изменения количества параллельно или последовательно включенных транзисторов разработчику надо перерисовывать схему заново. Применение предлагаемого алгоритма и специализированного программного обеспечения позволяет выполнять эти операции автоматически.
В начале работы один раз задаются схемотехнические и конструктивно-технологические ограничения, пределы изменения интересующих величин и критерии отбора. Все остальные операции, включая создание текстового описания исследуемой схемы и экспорт результатов в один из распространенных табличных форматов, программное обеспечение осуществляет самостоятельно. Фактически время решения задачи поиска наилучшего варианта реализации ячейки по одному или нескольким критериям равно времени моделирования исследуемой схемы со всеми вариациями параметров. Это, учитывая современные вычислительные мощности, будет составлять максимум десятки минут в самом сложном случае. Одним из ключевых преимуществ алгоритма является автоматическая обработка результатов, что позволяет анализировать одновременно большое количество вариантов схемотехнических узлов.
Оценка эффективности программного обеспечения. Для сравнения с общепринятой методикой проектирования разработчику предложено независимо вручную проделать все те операции, которые выполняло программное обеспечение, и отметить время, которое было затрачено. Эксперимент показал, что опытный разработчик выполняет такую работу в 12-15 раз медленнее, чем программное обеспечение. Кроме того, существует вероятность ошибки, обусловленная человеческим фактором.
Применение предлагаемого алгоритма значительно ускоряет как процесс создания схемотехнического представления библиотеки с нуля, так и миграцию уже существующего схемотехнического представления в новый технологический базис.
Литература
1. Chavez-Martinez E.J., Chavez-Martinez M., Gurrola-Navarro M.A. Modified standard cell methodology for VLSI layout compaction // 9th International Conf. «Electrical Engineering, Computing Science and Automatic Control» (Mexico, 26-28 of September 2012). - 2012. - P. 1-6.
2. Hashimoto M., Fujimori K., Onodera H. Standard cell library with various driving strength cells for 0.13, 0.18, and 0.35 um technologies // Proc. of the ASP-DAC 2003 Asia and South Pacific (21-24 January 2003). -2003. - P. 589-590.
3. Перминов В.Н., Макаров С.В., Кокин С.А., Веселов А.Е. Использование параметрической оптимизации при проектировании библиотечных элементов СБИС и специализированных интерфейсов нано-электронных устройств // Изв. вузов. Электроника. - 2010. - № 2 (82). - С. 42-47.
4. Крупкина Т.Ю., Лосев В.В., Муханюк Н.Н., Путря М.Г. Автоматизация проектирования библиотек стандартных элементов на основе параметризованных ячеек в САПР Cadence // Изв. вузов. Электроника. - 2008. - № 4. - С. 31-35.
5. Ильин С.А. Методика определения нагрузочных емкостей для проведения характеризации библиотеки стандартных цифровых элементов // Тез. докл. 18-й Всероссийской межвуз. науч.-техн. конф. студентов и аспирантов «МэИнфо-2011». - М., 2011. - С. 77.
6. Красников Г.Я., Орлов О.М. Отличительные особенности и проблемы КМОП-технологии при уменьшении проектной нормы до уровня 0,18 мкм и меньше // Российские нанотехнологии. - 2008. -Т. 3. - № 7-8. - С. 124-128.
Статья поступила 15 апреля 2014 г.
Ильин Сергей Алексеевич - аспирант кафедры проектирования и конструирования интегральных микросхем МИЭТ. Область научных интересов: разработка библиотек стандартных цифровых элементов; автоматизация маршрута разработки библиотек; автоматизация маршрута характеризации библиотек; характеризация библиотек; верификация и тестирование библиотек. E-mail: vermut.42@gmail.com
