CC BY
15ЦИФРОВОМ БЛОК ИНТЕРФЕЙСА ETHERNET Горочный В.В.
Горочный Вячеслав Владимирович - магистрант, кафедра систем автоматического управления и контроля, Институт микроприборов и систем управления имени Л.Н. Преснухина, Национальный исследовательский университет Московский институт электронной техники, г. Зеленоград
Аннотация: в статье представлена возможная реализация цифрового блока для работы с интерфейсом Ethernet. Ключевые слова: Ethernet, структура.
Современные системы управления уже стали достаточно «умными» что бы использовать сетевые технологии для обеспечения контроля и передачи данных от устройства к оператору, используя сеть Интернет.
Для этого или на печатные платы монтируют контроллеры сети Ethernet, или используют средства уже содержащие в себе средства для работы с ним.
Была поставлена задача разработать цифровой блок интерфейса:
1. Блок предназначен для работы с сетью Ethernet;
2. Блок должен поддерживать возможность работы с процессорным ядром TF16;
3. Блок должен работать с внешней RAM-памятью;
4. Блок должен обеспечивать полнодуплексный режим работы [3];
Цифровая часть модуля для работы с Ethernet сетью, обеспечивает обработку поступающих сигналов после преобразования аналоговой частью, а также обеспечивает формирование и отправку пакетов.
На рисунке 1 представлена функциональная блок-схема устройства [5].
Рис. 1. Функциональная схема Ethernet модуля
Изначально модуль можно представить черным ящиком, имеющим некоторое количество входных и выходных контактов. Конкретизируем количество входов и выходов блока составив таблицу 1.
Наименование Направление Назначение
CLK ВХОД Системный синхросигнал 20Мгц
RESET ВХОД Сигнал сброса, активный уровень - 0
EN ВХОД Сигнал активации, активный уровень - 1
DATA IN[15:0] ВХОД Шина входных данных
ADDR[3:0] ВХОД Шина адреса регистра
DATA OUT[15:0] ВЫХОД Шина выходных данных
WR ВХОД Флаг чтения - 1, записи - 0
INT ВЫХОД Сигнал прерывания
ADDR TX[9:0] ВЫХОД Адрес в памяти в буфере IX
Наименование Направление Назначение
DATA_TX[15:0] ВЫХОД Шина входящих данных в память буфера ТХ
RW TX ВЫХОД Флаг чтения - 1, записи - 0
CLK TX ВЫХОД Синхросигнал для памяти буфера ТХ
DATA_Q_TX[15:0] ВХОД Выходная шина данных памяти буфера ТХ
ADDR RX[9:0] ВЫХОД Адрес в памяти в буфере КХ
DATA_RX[15:0] ВЫХОД Шина входящих данных в память буфера КХ
RW RX ВЫХОД Флаг чтения - 1, записи - 0
CLK RX ВЫХОД Синхросигнал для памяти буфера КХ
DATA_Q_RX[15:0] ВХОД Выходная шина данных памяти буфера КХ
ENET_TX ВЫХОД Сигнал отправляемый в аналоговую часть
ENET_RX ВХОД Сигнал принимаемый с аналоговой части
Перед реализацией следует определить внутреннюю структуру блока. Она должна выполнять все поставленные задачи, а также иметь потенциал к модернизации отдельных ее функций, не задевая функциональности других. Для реализации подобной структуры было выбрано модульное строение.
На рисунке 2 представлена внутренняя структура цифрового блока.
Рис. 2. Внутренняя структура цифрового блока
Модуль «REGISTR MASHINE» обеспечивает запись данных в буферы и установку управляющих регистров.
Модуль «WRITE TX MASHINE» управляет перегрузкой данных в RAM-память для модуля «TX».
Модуль «TX» формирует пакет данных [1] из RAM-памяти и отправляет их в кодированном виде на аналоговую часть устройства.
Модуль «SYNC MASHINE» принимает сигнал с аналоговой части устройства и выполняет синхронизацию, для обеспечения верной интерпретации полученных данных.
Модуль «RX» выполняет раскодирование подученных данных и производит запить в RAM-память.
Модуль «READ RX MASHINE» управляет выгрузкой полученных данных из RAM-памяти модуля «RX».
Модуль «OUTPUT MASHINE» обеспечивает вывод полученных данных и состояний регистров.
Список литературы
1. Форматы кадров технологии Ethernet. [Электронный ресурс]. Режим доступа: http://www.xnets.ru (дата обращения: 03.12.2018).
2. Ethernet frame [Электронный ресурс]. Режим доступа: https://en.wikipedia.org (дата обращения: 03.12.2018).
3. Глава 5. Ethernet/IEEE 802.3 [Электронный ресурс]. Режим доступа: http://citforum.ru (дата обращения: 03.12.2018).
4. Циклический избыточный код [Электронный ресурс]. Режим доступа: https://ru.wikipedia.org (дата обращения: 03.12.2018).
5. IEEE Standard for Ethernet (Revision of IEEE Std 802.3-2008) [Электронный ресурс]. Режим доступа: https://www.trincoll.edu (дата обращения: 03.12.2018).
