SPI интерфейс на основе токовой логики Текст научной статьи по специальности «Электротехника, электронная техника, информационные технологии»

SPI интерфейс на основе токовой логики

П. С. Будяков

Донской государственный технический университет, Ростов-на-Дону

Аннотация: Рассматривается последовательный периферийный интерфейс SPI (serial-to-parallel interface) на основе токовой логики, в котором за счет токовых зеркал стабильных к напряжению питания и работе транзисторов в активном режиме реализуется повышенная надежность и стойкость к дестабилизирующим факторам. Приводится схемотехника D-триггеров и результаты моделирования на 0,25 мкм КМОП техпроцессе. В разработанном устройстве реализуется регулировка тока потребления с помощью резистора источника опорного тока, а внешние резисторы нагрузки позволяют подобрать необходимую амплитуду выходного сигнала.

Ключевые слова: токовая логика, SPI интерфейс, последовательный периферийный интерфейс, линейная алгебра.

Введение

В виду повышающейся сложности современных аналоговых и аналого-цифровых монолитных интегральных схем (МИС) количество выводов управления существенно увеличивается. Так в сложно-функциональных приемниках и передатчиках необходимо управлять такими составными блоками как цифровые аттенюаторы, фазовращатели и коммутаторы [1 - 2]. Для управления питанием МИС используют выводы отключения всего устройства или снижение потребления одного или нескольких блоков, управляют встроенными блоками калибровки и коррекции ошибок, а при встроенном синтезаторе частот управляют коэффициентами деления опорной частоты [3]. Для уменьшения количества выводов таких МИС используется последовательный периферийный интерфейс (SPI), который конвертирует последовательный код управления в параллельный и наоборот. Такие блоки строятся на основе D-триггеров (D-Flip-Flop) включенных последовательно в количестве, зависящим от числа требуемых выводов [4]. На рис. 1 показана схема SPI на 6 бит, а на рис. 2 входные и выходные сигналы. Входными сигналами таких устройств является сигнал с последовательными

J

данными (DATA), сигнал синхронизации (CLK) и сигнал разрешения записи (LE). Выходным являются выводы с параллельным кодом (B0 - B5).

DATA О-

LE О-

CLK

B5

ь

B4

B3

B2

U

U

и

B1

Ь

B0

л

Рис. 1 - Схема SPI интерфейса на основе D-триггеров

VT("/DATA")

VT("/CLK")

VTf/LE")

VT("/80")

VT("/B1")

VT{"/B2")

VTf7B31

VT(7B4")

VT("/B5")

,3.0

>-.5 3 0

> -.5 _.3 0:

> -.5 :

в"

> -.5 3.0 ■

>-s

3 0 >-.5

> -.5 i

s"

> -.5

E3°i

> -.5

0.0

LTLTL

2.5

0 0

5.0 7.5

time fuel

1 0.0

1 0

0

1 0

12.5

Рис. 2 - Входные и выходные сигналы SPI

D

Q

Q

Q

Q

Q

C

C

1

1

Обычно такие устройства строятся на основе стандартной низковольтной КМОП логики. Такие схемы имеют сверхмалоеэнергопотребление и малые размеры, однако для обеспечения

стабильности параметров при воздействии радиационного излучения применяют специальные технологические техпроцессы [5], топологические приемы [6] и троирование устройств. В БиКМОП техпроцессах используют логику на прп транзисторах, что позволяет удовлетворить требования по радиационной стойкости и быстродействию, однако такие схемы имеют довольно высокое энергопотребление и работают с фиксированным напряжением питания. Повышение надежности цифровых устройств при воздействии дестабилизирующих факторов, таких как радиационное воздействие, температура, напряжение питания является актуальной темой, особенно для космической отрасли, где отсутствует возможность замены электронно-компонентной базы.

В данной работе рассматривается реализация БР1 интерфейса на основе токовой логики, где синтез схем производится по правилам линейной алгебры, а сигнал представляется не в виде напряжения, а в виде тока [7 - 10]. Преимуществом таких схем является, работа транзисторов вне зоны насыщения, стабильность к внешним воздействующим факторам за счет вычитания ошибок внутри устройства, работа при различных напряжениях питания за счет использования симметричных токовых зеркал, возможность динамически регулировать энергопотребление,а так же возможность реализации многозначной логики [11 - 12], что может существенно повысить скорость обработки сигналов при наличии аппаратных средств с многозначным представлением сигналов.

Логический синтез на основе токовой логики

Линейная алгебра является одной из алгебраических систем, используемых в современной математике.

Алгебраической системой называют любую формальную систему А ^ (А: ОР; О^), которая состоит из множества элементов (носителя)

А = [üj, ..., an} и набора операций QF =(f1, ..., f> и (или) отношений QR = (r1, rp> над ними.

Пусть Р ^ (Р; +, •, 0,1> - поле, (А; +, •, 0> - алгебра с двумя бинарными и одной нульарной операциями. Система Л ^ (А; +, •, 0, Р> называется линейной алгеброй, если выполняются условия:

- система Л ^ (А; +, •, 0, Р> - линейное (векторное) пространство над полем Р;

- дистрибутивности операций + и •

V(a, b, c е A) (a + b)c = ac + bcAc(a + b) = ca +cb;

- ассоциативности умножения векторов на элементы поля Р

V(a, b е Ä)AV(k е P) k(ab) = (ka)b = a(kb).

Для формирования базисов из логических переменных можно построить различные конструкции линейно независимых векторов с заданными свойствами. Выбор операций для формирования базисов производится независимо от операций линейного пространства и может определяться различными (математическими, схемотехническими, технологическими и другими) требованиями. В прикладном плане это позволяет получать идеологически единые (на основе операций линейного пространства) схемотехнические решения из различных реализаций (на основе операций поля) функциональных элементов.

Интерпретируя эту алгебраическую систему определенным образом, можно получать алгебры с различными свойствами. Например, интерпретируя А как множество термов булевых функций fx1,..., xn), операции + и - как max(x1,..., xn), min(x1,., xn), получаем алгебру А ^(А; max, min, 0; P>. Точно также, оставив семантику операций в первоначальном виде (т.е. определив их как обычные арифметические операции), можно рассматривать приведенную систему как линейную алгебру на множестве А

векторов линейного пространства. Именно в этом виде приведенная алгебраическая система и используется далее.

Удобство такой структуры состоит в независимости процессов формирования базисов линейного пространства А и представления векторов в этом линейном пространстве. Сигналы в таких структурах удобно представлять в виде токов и коммутировать с помощью распространенных в аналоговой схемотехнике токовых зеркал.

Так реализация логической функции «НЕ» («инверсия»), рис. 3, производится с помощью токового зеркала на транзисторах М1 и М2, источника опорного тока II и цепью коммутации токов на транзисторах М3 и М4 [13]. Входной сигнал 1вх в тока подается на вход токового зеркала, где вычитается из тока II, равному по току входному сигналу 1вх со значением логической «1» и далее поступает на вход цепи коммутации токов. Таким образом, если на входе элемента присутствует логическая «1», то на выходе 1вых устанавливается логический «0», то есть отсутствие тока.

Синтез логической функции «И» («конъюнкция»), рис. 4, производится на основе представления её в линейной алгебре. Это представление имеет следующий вид:

х — (х) где х1, х2 - входные логические сигналы.

М1*

Р

и

М2

II I «

5 о1Л

I

М3 1

-Ц М4 X 1 *

Рис. 3 - Схемотехническая реализация элемента «НЕ»

и

см

вх

о ип

М10

б)

Рис. 4 - Схемотехническая реализация элемента «2И»

Схемотехническая реализация

Упрощенная схема Б-триггера на основе токовой логики приведена на рис. 5.

Рис. 5 - Упрощенная схема Б-триггера

Для сопряжения входов и выходов с потенциальными сигналами используется преобразователи напряжение ток на дифференциальных каскадах, рис. 6.

г

6 кОм

6 кОм

о

и™

I

1

М1

М2 М3

О о

Т !ои1Р !ои1Ы

-0 и

6 кОм 3 кОм ив

6 кОм

Рис. 6 - Преобразователь напряжение-ток для входных сигналов.

Выходные сигналы могут быть как нагружены на номинальную нагрузку так и работать в режиме открытого стока, что позволяет регулировать выходную амплитуду сигнала. Так как ток в схеме задается источниками тока (ИОТ), то токопотребление можно регулировать с помощью внешнего резистора в зависимости от требуемых параметров по быстродействию.

Конфигурация БР1 зависит от требуемого значения управляемых выводов. На рис. 7 приведена схема для 4-х битного БР1, включающего четыре Б-триггера.

Рис. 7 - Схема 4-бит БРТ с преобразователями напряжение-ток

Результаты моделирования

Б-триггер является основным элементом БР1, характеризующий его свойства. Ниже приведены результаты моделирования работы Б-триггера на основе 0,25 мкм КМОП техпроцесса. На рис. 7 приведены временные диаграммы, а параметры сведены в табл. 1. Как видно при подаче разрешающего запись сигнала ЬБ выходной дифференциальный сигнал синхронизируется по переднему фронту сигнала СЬК.

Таблица № 1

Параметры одноступенчатого Б-триггера при различном токе источника

опорного тока 10

10 = 50 мкА 10 = 100 мкА 10 = 200 мкА 10 = 300 мкА

Ток потребления, мА 2,7 3,4 4,9 6,1

Задержка, нс 18 11,5 8,5 7,7

Пороговый уровень, В 1,9 1,9 2,0 2,2

Примечания: Т = 25 С, Ид = 3,3 В, Ян = 1 кОм

УТ(7РАТА")

УТ(7С1_К")

УТ(71_Е")

УТ(7С!Р")

УТ("ЛЗМ")

Рис. 8 - Входные и выходные сигналы БР1 на частоте синхронизации

(СЬК) 10 МГц

> .5 -

-.5 -I

0.0 2.5 5.0 7.5 10.0 12.5

Ите (из)

:

Рис. 9 - Время нарастания фронта импульса при настройке тока ИОТ равным 50 мкА, 100 мкА, 200 мкА, 300 мкА

Рис. 10 - Выходной импульс при различном питающем напряжении и установке тока ИОТ равным 200 мкА.

Заключение

Разработана схемотехника SPI интефейса на основе логического синтеза токовой логики. Результаты моделирования показывают работоспособность устройства на частотах более 10 МГц. Разработанное устройство может применяться в составе сложнофункциональных блоков для управления различными блоками: аттенюаторы, фазовращатели, системы управления питанием, коррекции ошибок и автокалибровка.

Основными преимуществами разработанного устройства благодаря своей архитектуре является стабильность параметров от внешних дестабилизирующих факторов, таких как температура, изменение напряжения питания и радиационное воздействие.

Благодарность за финансовую поддержку работы

Исследование выполнено при финансовой поддержке РФФИ в рамках научного проекта № 16-37-60054 мол_а_дк.

Литература

1. De Boer A., Mouthaan K. GaAs mixed signal multi-function X-band MMIC with 7 bit phase and amplitude control and integrated serial to parallel converter // 30th European Microwave Conference. IEEE, 2010. pp. 1-4.

2. Пустовалов А. И. Двухканальное приемное устройство СВЧ диапазона //Инженерный вестник Дона, 2010, №2 URL: ivdon.ru/ru/magazine/archive/n2y2010/195.

3. Ergintav A., Sun Ya., Herzel F. A 61 GHz frequency synthesizer in SiGe BiCMOS for 122 GHz FMCW radar // 11th European Microwave Integrated Circuits Conference (EuMIC). IEEE, 2016. pp. 325-328.

4. Nilsson T., Samuelsson C. Design of a MMIC serial to parallel converter in Gallium Arsenide. Linkoping: Linkoping University, 2001. 68 p.

5. Мироненко Л., Юдинцев В. Повышение радиационной стойкости интегральных схем. Конструктивные методы на базе промышленной технологии // Электроника НТБ. 2012. №8. С. 74-87.

6. Шумилин С., Леонов П. Радиационно-стойкие микросхемы от компании Миландр // Компоненты и технологии. 2015. №168. С. 70-73.

7. Будяков П.С., Чернов И.И., Югай В.Я., Прокопенко Н.Н. Математический аппарат синтеза k-значных цифровых логических схем на основе линейной алгебры // Инженерный вестник Дона, 2016, №4 URL: ivdon.ru/ru/magazine/archive/n4y2016/3824.

8. Chernov, N.I., Yugai V.Ya., Prokopenko N.N., Butyrlagin N.V. Вasic concept of linear synthesis of multi-valued digital structures in linear spaces // Proceedings of IEEE East-Wesr Design & Test Simposium (EWDTS'2013). Kharkov : Kharkov National University of Radioelectronics, 2013. pp. 146-149.

9. Chernov N.I. The effectiveness of the use of tool of linear spaces in logical synthesis of digital structures // Proceedings of International Scientific and Technical conferences Intelligence Systems (IEEE AIS'05) and Intelligent CAD Systems (CAD-2005). 2005. pp. 420-424.

10. Budyakov P.S., Chernov, N.I., Yugai, V.Y., Prokopenko, N.N. Logic functions representation and synthesis of k-valued digital circuits in linear algebra // 24th Telecommunications Forum (TELFOR 2016). Belgrad: IEEE, 2016. pp. 14.

11. Пат. РФ 2513717 Логический элемент "2-И" с многозначным внутренним представлением сигналов // Чернов Н.И., Югай В.Я., Прокопенко Н.Н., Будяков П.С.: заявитель и патентообладатель ГОУ ВПО «ЮРГУЭС». -№ 2012138671/08; заявл. 10.09.2012; опубл. 20.04.2014, Бюл. № 11.

12. Пат. РФ 2624581 Многозначный триггер // Прокопенко Н.Н., Чернов Н.И., Югай В.Я., Бутырлагин Н.В., Будяков П.С.: заявитель и патентообладатель ФГБОУ ВПО «Донской государственный технический

университет» (ДГТУ). -№ 2016106454; заявл. 24.02.2016; опубл. 04.07.2017, Бюл. № 19.

13. Пат. РФ 2547231 Дешифратор 2 в 4 // Будяков П.С., Югай В.Я., Прокопенко Н.Н., Будяков А.С., Савченко Е.М.: заявитель и патентообладатель ФГБОУ ВПО «Донской государственный технический университет» (ДГТУ). -№ 2014112901/08; заявл. 02.04.2014; опубл. 10.04.2015, Бюл. № 10.

References

1. De Boer, A. and K. Mouthaan, GaAs mixed signal multi-function X-band MMIC with 7 bit phase and amplitude control and integrated serial to parallel converter. 30th European Microwave Conference, 2010, IEEE, pp: 1-4.

2. Pustovalov A. I. Inzenernyj vestnik Dona (Rus), 2016. №2 URL: ivdon.ru/ru/magazine/archive/n2y2010/195.

3. Ergintav, A., Ya. Sun and F. Herzel, A 61 GHz frequency synthesizer in SiGe BiCMOS for 122 GHz FMCW radar. 11th European Microwave Integrated Circuits Conference (EuMIC), 2016, IEEE, pp: 325-328.

4. Nilsson, T. and C. Samuelsson, Design of a MMIC serial to parallel converter in Gallium Arsenide. 2001, Linkoping University, pp: 68.

5. Mironenko L., Yudintsev V. Elektronika NTB (Rus), 2012. №. 8, pp.74-87.

6. Shumilin S., Leonov P. Komponenty i tekhnologii (Rus), 2015. №. 168, pp.70-73.

7. Budyakov P.S. Inzenernyj vestnik Dona (Rus), 2016, №4 URL: ivdon.ru/ru/magazine/archive/n4y2016/3824.

8. Chernov, N.I., V.Ya. Yugai, N.N. Prokopenko and N.V. Butyrlagin,Basic concept of linear synthesis of multi-valued digital structures in linear spaces. 2014 East-West Design & Test Symposium (EWDTS), 2014, IEEE, pp: 146-149.

9. Chernov, N.I., The effectiveness of the use of tool of linear spaces in logical synthesis of digital structures. Proceedings of International Scientific and

Technical conferences Intelligence Systems (IEEE AIS'05) and Intelligent CAD Systems (CAD-2005), 2005, IEEE, pp: 420-424.

10. Budyakov, P.S., N.I. Chernov, V.Ya. Yugai and N.N. Yugai, Logic functions representation and synthesis of k-valued digital circuits in linear algebra. 24th Telecommunications Forum (TELFOR 2016), 2016, IEEE, pp: 1-4.

11. Patent RF 2513717 Logicheskiy element "I" s mnogoznachnym vnutrennim predstavleniyem signalov [Logic element "AND" with multi-valued internal representation of signals] Chernov N. I., Yugai V. Ya., Prokopenko N. N., Budyakov P. S., application No. 2012138671 applied on. 10.09.2012 and published on 20.04.2014, Bul. No. 11.

12. Patent RF 2624581 Mnogoznachnyy trigger Multivalued trigger], Prokopenko N. N., Chernov N. I., Butyrlagin N. V., Budyakov P.S., application No. 2016106454 applied on 24.02.2016 and published on 04.07.2017, Bul. No.19.

13. Patent RF 2547231 Deshifrator 2 v 4 [2 to 4 decoder], Budyakov P.S., Yugay V.Ya., Prokopenko N.N., Budyakov A.S., Savchenko E.M., application No. 2014112901/08 applied on 02.04.2014 and published on 10.04.2015, Bul. No.10.