СИНТЕЗ СТРУКТУРНОЙ СХЕМЫ ТЕРРИТОРИАЛЬНО-РАСПРЕДЕЛЕННОЙ ИНФОРМАЦИОННО-УПРАВЛЯЮЩЕЙ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ РЕАЛЬНОГО ВРЕМЕНИ НА БАЗЕ ЛВС ETHERNET И ETHERCAT Текст научной статьи по специальности «Математика»

Абонент EthernetUiiternet

Абонент 1 Абонент 2 Абонент N

Т Master R R Т Порт 0 Порт 1 Т Slave 1 R R Т Порт 0 Порт 1 Т Slave 2 R . _______ R Т Порт 0 Порт 1 Т Slave iVR

Рис. 1. Пример сети EtherCAT

Устройство типа «master» посылает кадр EtherCAT (тип 0x88A4h), который последовательно проходит через все устройства типа «slave» и возвращается, проходя последовательно через все устройства типа «slave» к устройству типа «master» (рис.2). При прохождении кадра через устройство типа «slave» последнее считывает адресуемые через него устройству ввода/вывода данные от устройства типа «master» из общей дейтаграммы или записывает данные от устройства ввода/вывода через соответствующее устройство «slave» в общую дейтаграмму для устройства типа «master». Кадр «пролетает» по всей «цепочке» устройств типа «slave» и обратно за короткое и фиксированное время, поскольку обработка пакета в устройстве типа «slave» выполняется аппаратно, что и обеспечивает режим РВ.

Данные EtherCAT

Адрес Адрес Тип Заголовок дейтаграмм Дейтаграммы (44-1498)Б CRC, 4 Б

получателя. отправителя. пакета

6 Б 6 Б 0Х88А4И. 2 Б L R Т Дейтаграмма 1 Дейтаграмма 2 Дейтаграмма N

II бит 1 бит 4 бита

Длина дейтограммы Резерв Тип данных (0x1 )

Заголовок Данные дейтаграммы (0-1486)Б WKC

деитаграм' (Working

мы, 10 Б Counter!

2 Б

Адрес ESC Длина дейта- R С M Прерывание,

Команда Индекс граммы

1 Б 1 Б 4 Б 11 бит 3 бита 1 бит 1 бит 2 Б

2 Б

2 Б

Резерв

_t

Позиция Смещение

Адрес Смещение

Логический адрес

Циклич. кадр

Позиционная адресация Адресация узла ESC

Логическая адресация

Последняя дейтаграмма

Рис.2. Кадр ЕШегСАТ. Поле С (1 бит ) - признак цикличности кадра: 0 - кадр циркулирует в сети несколько раз; 1 - кадр циркулирует в сети один раз; поле М (1 бит) - признак последней дейтаграммы: 0 - последняя дейтаграмма в кадре; 1 - есть еще дейтаграммы

В настоящей работе предлагается инженерная методика синтеза структурной схемы ТР ИУВС РВ с большим числом устройств ввода/вывода и исполнительных устройств на базе ЛВС Ethernet и ее модификации EtherCAT. Для формализации процедуры синтеза ТР ИУВС РВ вводятся понятия алгоритмической и физической модели. Алгоритмическая модель ТР ИУВС РВ строится на основании анализа алгоритмов ее работы; физическая модель получается из алгоритмической модели с учетом функциональных особенностей используемых процессорных средств, датчиков, исполнительных устройств и соединяющих их аппаратурных средств интерфейсов.

Элементами алгоритмической модели ТР ИУВС РВ являются задачи (Z) и межзадачные обмены (МО). Различаются алгоритмические задачи (AZ) и задачи ввода/вывода (IOZ). Алгоритмическая задача (AZ,) рассматривается как некоторый функционально законченный неделимый на алгоритмическом уровне вычислительный процесс, выполняемый отдельным вычислительным модулем ТР ИУВС РВ за время решения задачи. Характеристики AZ: Qj, - число выполняемых команд (табл.1); (x, y,, zi) -координаты точки пространства, в которой должна решаться задача (FAZ,), если она закреплена в этой точке пространства (табл.2); tp - время решения задачи (табл.3). Задача ввода/вывода (FIOZ,) рассматривается как некоторый процесс обмена данными между обработчиком информации (в его роли выступает некоторая алгоритмическая задача) и исполнительным устройством и/или датчиком. Характеристики FIOZ,: (хг, y, zi) -координаты точки в пространстве, в которой должна решаться задача ввода/вывода (см. табл.2); rmax - максимально допустимое из условия обеспечения помехозащищенности расстояние передачи информации в аналоговом виде с требуемой точностью и частотой опроса между датчиком (исполнительным устройством) и соответствующим АЦП (для FIOZi+1 - rb+i, FIOZb+2 - rb+2, FIOZb+3 - rb+3, ..., FIOZc - rc); функциональные характеристики: тип датчика или исполнительного механизма, точность и частота опроса передаваемых данных, необходимость гальванической развязки.

Таблица 1

Число команд [Qj

Задачи ИУВС РВ

Тип команды FAZ AZ FIOZ

Zi Za Za+1 Zb Zb+i Zc

Pi Qii Qia Q1(a+1) Qib Q1(b+1) Qic

Pk Qki Qka Qk(a+1) Qkb Qk(b+i) Qkc

Таблица 2

Координаты (х;, у, точек пространства, в которых решаются фиксированные задачи

Координаты FAZ FIOZ

Zi Za Zb+i Zd

Xi Xi xa xb+i xd

Уг У2 ya yb+i yd

z, Z3 Za zb+i Zd

Таблица 3

Время решения задач |ТР;}

Время решения задачи Задачи ИУВС РВ

Л2 И02

¿а ¿а+1 Яь+1 ¿с

Тр1 Тр\ ТРа ТР(а+1) Трь Тр(ь+1) ТРс

Межзадачный обмен - процесс обмена информацией между любыми двумя задачами. Характеристики МО: Оц - количество информации, которым должны обменяться две задачи за время ТР (табл.4). Исходные данные на проектирование структурной

схемы ТР ИУВС РВ, вытекающие из анализа технического задания, удобно представить совокупностью матриц и векторов (см. табл.1-4).

Таблица 4

Межзадачные обмены [Д]

Задачи БЛ2 Л2 И02

¿1 ¿а ¿а+1 ¿ь ¿Ь+1 ¿с

БЛ2 ¿1 0 Б1а Оца+1) О1ь О1(ь+1) О1с

¿а Ба1 0 Оа(а+1) Оа ь Оа(Ь+1) Оас

Л2 ¿а+1 О(а+1)1 О(а+1) 0 О(а+1) Ь О(а+1) (Ь+1) О(а+1)с

¿ь Оы Бьа Оь(а+1) 0 Оь(Ь+1) Оьс

И02 ¿Ь+1 О(Ь+1)1 О(Ь+1)Ь О(Ь+1) (а+1) О(Ь+1) ь 0 0

гс Ос1 Ось Ос(а+1) Ос ь 0 0

Алгоритмическую модель ИУВС удобно представить в виде ненаправленного графа алгоритмической модели (ГАМ), в котором вершины графа соответствуют задачам, а ребра - МО. На рис.3 приведен пример исходного ГАМ.

Элементами физической модели служат: вычислительные модули для решения алгоритмических задач и задач ввода/вывода (BMAZ), обменивающиеся между собой информацией по сети Ethernet и с датчиками и исполнительными устройствами по сети EtherCAT; датчики и исполнительные устройства; «slave»-модули EtherCAT (ESM, S-модули) для решения задач МО между вычислительными модулями и датчиками (исполнительными устройствами); кабели Ethernet и EtherCAT.

Каждый вычислительный модуль BMAZ состоит из объединенных системной магистралью процессора, ОЗУ, ПЗУ, одного или нескольких контроллеров сети Ethernet, обеспечивающих передачу информации другим BMAZ в дуплексном режиме, одного master-контроллера EtherCAT, предназначенного для МО информацией с задачами FIOZ, обслуживаемыми данным вычислительным модулем. Каждый «slave»-модуль EtherCAT (ESM, S-модуль) состоит из slave-контроллера EtherCAT (ESC) и преобразователя аналоговой или дискретной информации (ПИ) для соответствующего датчика или исполнительного устройства.

В предлагаемой инженерной методике синтеза ТР ИУВС РВ принимаются следующие допущения: каждый процессор управляется программой, размещенной в собственном ПЗУ; в пределах BMAZ обращение процессора и любого контроллера сети Ethernet или master-контроллера EtherCAT к ОЗУ данных происходит параллельно и независимо; работа любого контроллера сети Ethernet или master-контроллера EtherCAT происходит параллельно и независимо от работы процессора.

Каждый BMAZ может быть реализован с использованием различных аппаратурных платформ. Под аппаратурной платформой понимается конкретный тип микропроцессора и совокупность контроллера сети Ethernet и master-контроллера EtherCAT, которая может быть использована для реализации системы в рамках конкретного ТЗ. Каждый BMAZ в зависимости от свойств аппаратурной платформы (тип микропроцессора, встроенные типы интерфейсов), на которой он выполняется, может характеризоваться конкретными техническими параметрами: перечнем выполняемых команд, временем выполнения каждой команды (табл.5), типами периферийных интерфейсов (максимальная длина физической среды, топология, битовая скорость передачи информации). Такие технические характеристики как надежность, потребляемая мощность, масса-габаритные показатели, допустимые эксплуатационные условия, возможность гальванической развязки системы, тип физической среды интерфейса, возможность использования сигнальных линий связи в качестве цепей питания могут учитываться как ограничения при решении задачи синтеза структурной схемы ТР ИУВС РВ, рассматриваемой как оптимизационный процесс.

Таблица 5

Время выполнения команды

Тип процессора Команды

(аппаратурная Л Pj Pk

платформа)

А1 Т11 T1j T1k

А2 Т21 T2j T2k

а5 TS1 TSj Tsk

Синтез структурной схемы ТР ИУВС РВ рассматривается как процесс оптимизации ГАМ с целью минимизации суммарного МО в системе, min {sum Ду }, минимизации числа <«1ауе»-модулей EtherCAT, minN^, и суммарной длины межсоединений между <«1ауе»-модулями EtherCAT, min{sum Ly}, при соблюдении требований по обеспечению помехозащищенности. Синтез структурной схемы может быть выполнен с использованием итерационного алгоритма, поясняемого блок-схемой алгоритма (рис.4). Этапы алгоритма с 1 по 6 рассмотрены в [4,5].

Рассмотрим особенности синтеза структурной схемы ТР ИУВС РВ (этапы 7-9) с применением технологии ЛВС EtherCAT для МО вычислительных модулей с датчиками и исполнительными механизмами.

Этап 1. Анализ ТЗ на ТР ИУВС РВ: декомпозиция задач |ТД7.Л7,П07. ¡: составление матрицы числа команд; составление матрицы координат

точек решения задач; запись вектора времени решения задач;

составление матрицы МО;

запись вектора /?П1ах;

выбор аппаратурных платформ ВМ

Этап 2. Построение исходного графа алгоритмической модели

Этап 3. Построение нормированного графа алгоритмической модели: вычисление нормирующих

коэффициентов К у, вычисление нормированной

матрицы числа команд; вычисление нормированной матрицы МО

Этап 4. Построение упрощенного графа алгоритмической модели: вычисление упрощенной матрицы

числа команд; вычисление упрощенной

матрицы МО; вычисление упрощенной матрицы координат точек решения задач

Этап 5. Выбор вычислительных модулей для решения FAZ и AZ

Этап 6. Оптимизация исходного графа аналитической модели без учета задач FЮZ при использовании целевой функции: минимум суммы межмашинных обменов в системе

Этап 7. Вычисление матрицы связности.

Вычисление координат предварительного размещения ^-модулей для связи с УВВ и ИУ

Этап 8. Предварительное формирование Л'-сегментов.

Проверка на допустимость длины сегментов и времени передачи кадра информации

Этап 9. Оптимизация числа ^-сегментов ИГАМ. Составление структурной схемы ТР ИУВС РВ

Рис.4. Схема алгоритма синтеза структурной схемы ТР ИУВС РВ

Рис.5. Оптимизированный относительно алгоритмических задач граф ОГАМ

Этапы 7-9 синтеза ТР ИУВС РВ при учете закрепленных (фиксированных) задач ввода/вывода и с использованием технологии ЛВС ЕШегСЛТ заключаются [6] в формировании и оптимизации ЕШегСЛТ сегментов (ЕБМ-сегментов, $3), каждый из которых служит для обмена информацией с одним из вычислительных модулей фиксированной алгоритмической задачи МБЛ2 и подмножеством УВВ и ИУ |ЕЮ2}. После выполнения этапов проектирования с 1 по 6 все незакрепленные алгоритмические задачи оказываются объединенными с закрепленными алгоритмическими задачами, а ГАМ ТР ИУВС РВ с учетом задач ввода/вывода может быть представлен в виде оптимизированного относительно алгоритмических задач графа аналитической модели (ОГАМ) (рис.5).

На этапах 7-9 определяется архитектура связей всех датчиков и исполнительных устройств с вычислительными модулями посредством $-модулей ЕШегСЛТ. На этапе 7 алгоритма определяется множество мест в пространстве, в которых допускается размещение $модулей. Место размещения ^-модулей находится с использованием исходных данных о максимально допустимых по соображениям обеспечения помехоустойчивости расстояний гг между собственно датчиками и исполнительными устройствами и соответствующими ПИ. На этапе 8 алгоритма находятся оптимальные архитектуры ЕБМ-сегментов ($$) сети ЕШегСЛТ (рис.6). ЕБМ-сегмент определяется как совокупность вычислительного модуля ВМБЛ2; для решения алгоритмической задачи БЛ2г, группы датчиков (исполнительных устройств) и нескольких (минимум одного) $-модулей (ЕБМ). Последние обеспечивают выполнение задач преобразования информации датчиков (исполнительных устройств) и двунаправленной передачи ее по ЕБМ-сегменту к ВМЕЛ2г.

Ограничения, налагаемые на ЕБМ-сегмент ($-сегмент, $$):

- в $-сегменте сети расстояние между любым $-модулем и последовательно включенным с ним другим $-модулем или вычислительным модулем ВМБЛ2г- не должно превышать 100 м;

- количество $-модулей в ЕБМ-сегменте не должно превышать 65535;

- число типов устройств преобразования информации датчиков (исполнительных устройств) ограничено, число типов $-модулей определяется ТЗ;

- время прохождения информации по $-сегменту Т не должно превышать время решения задачи 1р [7 ]:

Т =

г=Л ]=Е

Е

1538, 1=1 г

w

1488

1 1=Л }=В

\ + — (ЕЕ Пу тоё1488} + п < Тр

w

Ш111

Р '

мкс,

(1)

¿=1 у=1

где и - скорость передачи данных (байт/с); п - число $-модулей в $-сегменте (задержка $-модуля равна 1 мкс); ^ - количество информации в байтах за обмен между г-й алгоритмической задачей и у'-й задачей ввода/вывода.

Решение этапов 7-9 находится как оптимизационная процедура, целевой функцией которой является минимум суммарного числа $-модулей при минимуме суммарной длины соединений между ^-модулями. Ограничениями на этом этапе служат максимально допустимое расстояние между ^-модулями (100 м в соответствии со спецификацией ЕШегСЛТ) и время распространения информации по $-сегменту, которое не должно превышать времени решения задач ТР ИУВС РВ.

Этап 7 алгоритма заключается в вычислении матрицы расстояний Ьу (табл.6.) между местом возможного размещения в пространстве $-модуля (предполагается, что $-модуль поочередно размещается в позиции какого-то одного любого датчика или исполнительного устройства) и местами размещения остальных датчиков и исполнительных устройств

ь =<д(х" - *у )2 + (уг - у ] )2 + ог - ^ )2}.

Расстояния между FIOZ

Таблица 6

Ьу И02ь+1 И02ь+2 рюгь+э П02с

И02ь+1 0 Ь(Ь+1)(Ь+2) Ь(Ь+1)(Ь+Э) Ь(Ь+1)с

И02ь+2 Ь(Ь+2)(Ь+1) 0 Ь(Ь+2)(Ь+Э) Ь(Ь+2)с

рюг^э гЬ+1 гЬ+2 0 2с

И02с Ьс(Ь+1) Ьс(Ь+2) Ьс(Ь+Э) 0

Далее для каждой пары задач находят (табл.7) коэффициент связности Су,

значение которого вычисляется как

[0, если т1п( гг, гу} <= ,

с у =■

г 1, если т1п{ г, гу} > Ьу.

Коэффициенты связности Су

Таблица 7

Задачи И02ь+1 И02ь+2 И02ь+э И02с

И02ь+1 1 0(1) 0(1) 0(1)

И02ь+2 0(1) 1 0(1) 0(1)

рюгь+э 0(1) 0(1) 1 0(1)

И02с 0(1) 0(1) 0(1) 1

Вычисленная таким образом матрица [Су] показывает, в каких точках пространства можно расположить 5-модули, исходя из ограничений на максимально возможную с точки зрения требований помехозащищенности длину линии связи между УВВ и ПИ (5-модулем). На первом шаге этапа 8 для каждой задачи FЮZг■ (для каждого Д или ИУ) формируется код Ки элементами которого служат коэффициенты строки матрицы [Су]. На втором шаге, анализируя ИГАМ, формируется множество {GFЮZ(k)}, где к - порядковый номер алгоритмической задачи FAZk. На третьем шаге, анализируя ИГАМ и совокупность кодов К, для каждого члена GFЮZ(k) сформированного множества {GFЮZ(k)} находится код Н(к), состоящий из коэффициентов Су, относящихся к задачам FЮZ(k)г: И(к)1 = Си, Ск2, ..., Сы.

На четвертом шаге для каждого элемента GFЮZ(k) множества{GFЮZ(k)}, т.е. для каждой задачи FAZk, полным перебором находится такое минимальное подмножество задач FЮZ(k), которому соответствует код из коэффициентов Су, содержащий все единицы: Н(к) =1,1,1,1,1,1,1, ..., 1.

Решение этого шага не однозначно и их может быть более одного. На пятом шаге по результатам четвертого шага строится предварительная структурная схема 5-сегмента для каждого элемента GFЮZ(k). На шестом шаге оценивается допустимость длин линий связи в пределах 5-сегмента (Ху < Хдоп), проводится проверка условия по времени выполнения всех межмашинных обменов в пределах 5-сегмента за время Т (соотношение 1) и оценивается суммарная длина Хсум всех линий связи 5-сегмента (или принимается решение о невозможности построения ТР ИУВС РВ при заданных условиях ТЗ). На этапе 9 определяется возможность объединения отдельных 5-сегментов и выбирается такой вариант структурной схемы, который характеризуется минимальным суммарным числом 5-модулей и минимальной суммарной длиной линий связи между всеми элементами системы.

Структурная схема ТР ИУВС РВ приведена на рис.7.

Рис.7. Пример ИУВС РВ с использованием ЛВС Ethernet и EtherCAT (ВМ - вычислительный модуль, S - модуль сети EtherCAT, Д - датчик, ИУ - исполнительное устройство)

Предложенный алгоритм синтеза ТР ИУВС РВ на основе сетей Ethernet и EtherCAT минимизирует в системе суммарный обмен информацией, число «slave»-модулей, суммарную длину связей между ними при обеспечении требований по помехозащищенности.

Литература

1. Маштаков А. Промышленный Ethernet - особенности применения // Журнал «ИСУП». - 2009. -№ 4 (24). - С. 32-37.

2. Ethernet POWERLINK. Communication Profile Specification. EPSG DS301.v1.1.0, 2008.

3. IEC 61158 Type 12. 1999. EtherCAT. Specification.

4. Беляев Д.А., Тикменов В.Н., Шишкевич А.А. Синтез структурной схемы информационно-управляющей вычислительной системы с учетом территориальной распределенности // Изв. вузов. Электроника. - 2002. - № 1. - С. 49-56.

5. Скворцова О.К., Ухандеев В.И., Шишкевич А.А. Синтез структурной схемы территориально-распределенной информационно-управляющей вычислительной системы реального времени с отладочной телеметрической подсистемой // Моделирование, алгоритмизация и программирование при проектировании информационно-управляющих систем: сб. науч. тр. / Под ред. В.А. Бархоткина. - М.: МИЭТ, 2008. - С. 261-279.

6. Куденко И.В. Разработка инженерной методики синтеза структурной схемы территориально-распределенной информационно-управляющей вычислительной системы реального времени на базе ЛВС Ethernet и EtherCAT: дисс. ... магистра техники и технологии. - М.: МИЭТ, 2012. - 103 с.

7. Gunnar Prytz. A performance analysis of EtherCAT and Profinet IRT // IEEE. - 2008. - P. 408-415.

Статья поступила 11 апреля 2013 г.

Куденко Иван Викторович - инженер ЗАО «НТЦ ЭЛИНС» (г. Москва). Область научных интересов: разработка ИУВС.

Скляров Сергей Викторович - начальник отделения ЗАО «НТЦ ЭЛИНС» (г. Москва). Область научных интересов: разработка ИУВС.

Шишкевич Александр Адамович - кандидат технических наук, профессор кафедры вычислительной техники МИЭТ. Область научных интересов: разработка ИУВС. E-mail: saa-1941@mail.ru

Информация для читателей журнала «Известия высших учебных заведений. Электроника»

Вы можете оформить подписку на 2014 г. в редакции с любого номера. Стоимость одного номера - 800 руб. (с учетом всех налогов и почтовых расходов).

Адрес редакции: 124498, Москва, Зеленоград, проезд 4806, д. 5, МИЭТ, комн. 7231.

Тел.: 8-499-734-62-05. E-mail: magazine@miee.ru http://www.miet.rU/structure/s/894/e/l 2152/191

УДК 004.94:658.512.6.001.26:658.523

Методы и алгоритмы оптимизации оперативного и календарного планирования производственного процесса сборки и испытаний микросхем

В.А. Матвеев

ООО «НПП «Технология» (г. Москва)

Рассмотрены задачи оперативного и календарного планирования производства микроэлектронных изделий. Приведен обзор и анализ существующих методов и алгоритмов. Для решения поставленных задач предложены вычислительные процедуры гибридного генетического алгоритма 8РЕЛ с дополнительной процедурой локального поиска.

Ключевые слова: оптимальное планирование, микроэлектронное производство, генетические алгоритмы, комбинирование алгоритмов.

Традиционные системы автоматизированного управления производственным процессом разрабатываются, как правило, с ориентацией на массовое формализованное производство, оптимизированное для поточного выпуска конкретной продукции. Это позволяет применять методики оперативно-календарного планирования, основанные на упрощенных моделях задачи и учитывающие ограниченный набор специфических условий [1-5].

Существует необходимость в разработке методов календарного и оперативного планирования работы предприятий мелкосерийного производства, которые позволили бы проводить оптимизацию расписания выпуска продукции по нескольким критериям качества с учетом существующих ограничений, формировать сменно-суточные задания подразделениям цеха и при этом обеспечивать формирование баз сопутствующих данных, необходимых для управления.

Общая математическая модель задачи планирования. Задачи производственного планирования в микроэлектронном производстве представляют собой задачи теории расписаний (ТР) [6-10].

В общем виде базовая постановка задачи ТР содержит описание системы машин и множества заданий или работ [11].

Построенный в результате решения задачи оптимизации календарный план должен быть не только обоснованным на возможность его выполнения, но и обеспечивать улучшение технико-экономических показателей работы производства:

- сокращать среднее время изготовления одной партии изделий;

- увеличивать общую производительность производства;

- сокращать производственный брак.

Рассмотрим задачу в терминах, применяемых в [12]. Пусть J - множество работ, I - множество единиц оборудования, К - множество стадий, объединяющих однотипные единицы оборудования. Работеу поставим в соответствие набор Г = ((г/, г(,..., г/ ), где

г/ - номер стадии, на которой должна выполняться 1-я операция работы у;

© В.А. Матвеев, 2013