CC BY
15
2020 Электротехника, информационные технологии, системы управления № 34
DOI: 10.15593/2224-9397/2020.2.10 УДК 681.32
А.Ю. Скорнякова1,2, С.Ф. Тюрин1,3
1Пермский национальный исследовательский политехнический университет,
Пермь, Россия
2ПАО «Пермская научно-производственная приборостроительная компания»,
Пермь, Россия
3Пермский государственный национальный исследовательский университет,
Пермь, Россия
СИНТЕЗ САМОСИНХРОННЫХ ГЕНЕРАТОРОВ ЛОГИЧЕСКИХ ФУНКЦИЙ
В настоящее время, несмотря на некоторые трудности, самосинхронная техника и соответствующая область науки, предложенные Д. Маллером в конце 50-х гг. ХХ в., продолжают активно развиваться. В диссертации А.Н. Каменских сделан существенный шаг в направлении отказоустойчивости самосинхронных схем (2017 г). Однако вопросы синтеза самосинхронных универсальных логических модулей в полной мере пока не рассмотрены. Цель исследования: разработка строго самосинхронных генераторов логических функций на одну, две и три переменные. Методы: самосинхронная схемотехника, синтез самосинхронного мультиплексора на два, четыре и восемь каналов с использованием САПР «КОВЧЕГ». Результаты: В исследовании выполнен синтез строго самосинхронных генераторов логических функций с использованием элементов 2И-2ИЛИ-НЕ, индикаторов завершения переходного процесса и гис-терезисных триггеров. Предложенные элементы практически эквивалентны элементам LUT FPGA, однако построены по КМОП-технологии и реализуют самосинхронную работу, что позволяет использовать их в самосинхронных базовых матричных кристаллах с конфигурированием либо константами, либо с помощью дополнительных ячеек оперативной памяти. Выполнено моделирование в САПР «КОВЧЕГ», в системе схемотехнического моделирования NI Multisim фирмы National Instruments Electronics Workbench Group и в системе топологического моделирования Microwind, подтвердившее работоспособность предложенных элементов. Практическая значимость: разработанные элементы могут быть использованы как дополнительные универсальные блоки в библиотеке самосинхронной схемотехники, разработанной в ИПИ РАН для базовых матричных кристаллов, выпускаемых в НПК «Технологический центр» МИЭТ.
Ключевые слова: самосинхронный, генератор логических функций, моделирование.
A.Yu. Skornyakova1,2, S.F. Tyurin1,3
1Perm National Research Polytechnic University, Perm, Russian Federation 2PJSC «Perm Scientific-Industrial Instrument Making Company», Perm, Russian
Federation
3Perm State University, Perm, Russian Federation
DESIGN OF A SELF-TIMED LOGIC FUNCTIONS GENERATOR
Currently, despite some difficulties, the self-timed technique and the corresponding field of science proposed by D. Muller at the end of the 50s of the XX century continue to develop actively. In the A. Kamensky thesis a significant step was taken towards the fault tolerance of self-timed circuits (2017). However, the synthesis of self-timed universal logic modules has not yet been fully considered. Purpose: development of strictly self-timed generators of logical functions for one, two and three variables. Methods: Self-timed circuitry, synthesis of a self-synchronous multiplexer for two, four and eight channels using EDA for IC Kovcheg. Results: The study synthesized strictly self-timed logic function generators using 2AND-2OR-NOT elements, transition completion indicators, and hysteresis triggers. The proposed elements are almost equivalent to the LUT FPGA gates, however, they are built according to CMOS technology and implement self- timed operation, which allows them to be used in self- timed s base matrix crystals with either constants or additional memory cells configured. The simulation was performed in the EDA for IC Kovcheg system and in the NI Multisim circuit simulation system of the National Instruments Electronics Workbench Group firm and in the Microwind topological modeling system, which confirmed the operability of the proposed elements. Practical relevance: the developed elements can be used as additional universal blocks in the library of self-timed circuitry developed at the IPI RAS for basic matrix crystals produced at the MIET Technological Center.
Keywords: Self-Timed, Look up Table, Simulation.
Введение. Парадигма самосинхронной обработки цифровой информации как альтернатива синхронной была предложена в США Д. Маллером (рис. 1) в конце 50-х гг. ХХ в. [1].
Рис. 1. Дэвид Е. Маллер (1924-2009), американский математик и ученый в области компьютеров, основатель самосинхронной схемотехники
В синхронной схеме период следования импульсов, поступающих на устройство, не должен быть меньше времени завершения переходных процессов в самом худшем случае. А переходные процессы чреваты такими нежелательными явлениями, как гонки (состязания) сигналов, цепей, элементов памяти и пр. Необходимо «выждать время» для гарантированного завершения этих явлений, т.е. реальные (по факту) задержки элементов не учитываются в синхронной схеме, что снижает быстродействие и производительность. Асинхронная обработка информации предполагает учет фактических задержек, однако при этом существенно усложняется синтез схем, поскольку необходим скрупулезный анализ переходных процессов «на все случаи жизни», что, как правило, для схем реальной размерности невозможно. Самосинхронные схемы (СС в том числе строго СС - ССС) предполагают фиксацию завершения переходного процесса с использованием избыточности, дополнительных элементов - индикаторов, гистерезисных триггеров (С-элементов Д. Маллера, Г-триггеров) и специальной двухфазной дисциплины функционирования.
Большой вклад в развитие этой парадигмы в СССР внесла исследовательская группа В.И. Варшавского [2, 3]. Более 30 лет СС-тематика плодотворно развивается в Институте проблем информатики Российской академии наук (ИПИ РАН) Федерального исследовательского центра «Информатика и управление» Российской академии наук. Выпущено прекрасное электронное учебное пособие Л.П. Плеханова [4], исследовательской группой под руководством Ю.А. Степченкова разработана целая библиотека самосинхронных элементов для базовых матричных кристаллов (БМК), выпускаемых в техническом центре Московского института электронной техники (МИЭТ), главный конструктор по направлению «Интегральные микросхемы» - А.Н. Денисов [5, 6]. Кафедра «Автоматика и телемеханика» удостоилась высокой чести быть партнером ИПИ РАН в этом направлении [7]. В 2017 г. доцент кафедры А.Н. Каменских успешно защитил кандидатскую диссертацию по этой тематике в Московском энергетическом институте.
Традиции группы Варшавского продолжают ее бывшие члены, например, А. Яковлев (рис. 2) из университета Нью Касла [8, 9]. Он предложил так называемый энергомодулированный компьютинг (Energy-modulated computing) как энергосберегающее приложение ССС для управления в условиях, заданных энергоограничений («мало»
энергии, низкое быстродействие, «много» энергии - высокое быстродействие). Здесь речь идет о получении, например, энергии от пьезоге-нератора, установленного на автомобильном мосту. «Мало» энергии значит трафик маленький, и для контроля движения не нужно высокое быстродействие. При большом трафике и быстродействие нужно большое. Это направление ССС стало преобладающим в начале 2000-х гг., в том числе на волне так называемого грин-компьютинга (Green computing), поскольку СС продемонстрировали устойчивую работу на сверхнизких напряжениях питания [10-12]. Дело в том, что большие затраты на СС приводят в ряде случаев к проигрышу в быстродействии схем реальной размерности по сравнению с синхронным вариантом. Однако и эти преференции стали проблематичными при использовании новых технологий Tri-Gate в синхронных схемах [13]. Поэтому СС-парадигма стала позиционировать себя в основном в области отказоустойчивости [14,15].
Л
Рис. 2. Алекс Яковлев, профессор кафедры проектирования компьютерных систем, Нью Касл
Тем не менее, исследования в области создания независимых от задержки схем продолжаются [16, 17]. Есть мнение, что этот подход не имеет альтернативы в наноэлектронике, в квантовых, обратимых вычислениях, и еще ждет своего звездного часа. Одним их знаковых трендов
являются непрекращающиеся попытки совместить несовместимое -программируемую логику и СС-подход, например, отмеченные в [18].
Поэтому задача разработки строго самосинхронных генераторов логических функций является актуальной. Такой подход может унифицировать логику СС и, возможно, обеспечить новый класс программируемых СС-устройств (хотя бы частично, на этапе производства - для БМК).
1. Реализация самосинхронного генератора функций одной переменной 1-ЬиТ-8Т. Библиотечный элемент 2И-2ИЛИ-НЕ [5] позволяет реализовать ССС-генератор функций одной переменной. Необходимы два элемента, чтобы реализовать основной и двойственный каналы [4, 5] соответствующего мультиплексора для формирования логических функций основной 7 и двойственной ¥2 функций одной переменной х с основной и инверсной настройками 5:
7*1 (50 51X Х1) = 50 Х1 V 51 х^;
__ _ - - - (1) 72(5051 Х2 Х2) = 50X2 V 51 Х2.
Настройки задаются либо константами, либо с использованием ячеек оперативной памяти. Инверсии настройки реализуются инверторами. Строго самосинхронная схема (ССС) требует индикации входов и выходов каждого элемента. Парафазные переменные по каждому элементу 2И-2ИЛИ-НЕ, в отличие от констант, должны индицироваться Г-триггером входов с использованием индикаторов на основе элементов 2ИЛИ-НЕ. Получаем выражение для входов переменных 2И-2ИЛИ-НЕ:
х1( ЕХ) = ЕХ;
Х1( ЕХ) = ЕХ;
х2 (ЕХ) = ЕХ; (2)
Х2( ЕХ) = ЕХ,
где Х, Х - входная парафазная переменная, Е - сигнал разрешения (спейсера).
Для индицирования входов переменных используем выражения индицирования 12 (для выходов возьмем 11):
10 2 Х1 V Х1;
/Ь2 = Х2 V Х2.
С учетом выражения двухвходового Г-триггера [4, 5, 14] получим функцию переходов второго Г-триггера (индицирования входов переменных):
+ 1) = 10.2 11.2 V в2(1) (10.2 V 11.2). (4)
Соответственно, для индикации выходов двух элементов 2И-2ИЛИ-НЕ получим (первый вход первого Г-триггера):
{10 .1 = Р1 V ¥2-
(5)
Тогда выход первого (основного) Г-триггера описывается выражением:
10.110.2/1.2 V ) (10.2 V /1.2) V С1(? +1) = _ _ _ _ _ • (6)
VGl(t) (/0.1 V /0.2/1.2 V _2(0 (/0.2 V /1.2) )
С учетом выражений (1)-(6) построим в САПР «Ковчег» [19] генератор функций одной переменной 1-ЬиТ-БТ (рис. 3).
а б
Рис. 3. Генератор функций одной переменной 1-ШТ-8Т: а - схема в СПАР «Ковчег» с разомкнутой обратной связью; б - условное графическое обозначение
Результаты моделирования предлагаемого генератора функций одной переменной 1-ЬиТ-БТ показаны на рис. 4.
Рис. 4. Результат моделирования генератора функций одной переменной 1-ШТ-8Т, 80=0, 81=1
Моделирование подтверждает правильность формирования любой функции одной переменной (четыре варианта: константа нуля, константа единицы, повторение, инверсия). Видно, что в рабочей фазе оба Г-триггера обнулены, после получения нулевого набора по Х и не Х оба Г-триггера устанавливаются в единицу, что означает готовность к приему очередного набора переменных.
2. Реализация самосинхронного генератора функций двух переменных 2-ЬиТ-8Т. Рассуждая аналогично вышеописанному, получим генератор функций двух переменных 2-ЬиТ-БТ (рис. 5).
Контроль Логическое моделирование. Диаграммы динамики текущие ТегП
I гы п ^ 1 1 1 (Л ш 1 1 а ? 7
да 050
151
282 353
4X1 : 1 1 1
6X2 III:
И 1 У 1 Г
\г ( 1 1 г 1 ■1
I I \ J ■ 1 / ■ 1
С
Фаза спенсера Рабочая фаза
б
Рис. 5. Генератор функций двух переменных 2-ЬЦТ-8Т: а - схема в САПР «Ковчег»; б - результаты моделирования 80=0, 81 = 1, 82=1, 83=0
Моделирование вычисления суммы по модулю два подтверждает работоспособность предлагаемого технического решения (см. рис. 5). Для построенния генератора функций двух переменных 2-ЬиТ-8Т использовалось три 1-ЬиТ-8Т (см. рис. 3) и дополнительные Г-триггеры. Модель 2-ШТ-8Т (рис. 6).
Рис. 6. Генератор функций двух переменных 2-ЬЦТ-8Т на базе трех 1-ЬИТ-8Т с дополнительными Г-триггерами (настройка условно показана цифрами 0,1,2,3)
4. Реализация самосинхронного генератора функций трёх переменных 3-ЬиТ-8Т. Предлагаемая реализация генератора функций трёх переменных 3-ЬиТ-8Т представлена на рис.7:
Рис. 7. Генератор функций трёх переменных 3-ЬЦТ-8Т: а - схема в САПР «Ковчег»; б - результаты моделирования: 80=1, 81=0, 82=1, 83=0, 84=1, 85=0, 86=1,87=0, х1=0, х1'=1, х2=0,х2'=1, х3=1, х3'=0
Моделирование подтверждает правильность функционирования предложенного генератора функций на три переменные. На рис. 7, б видно, что спейсерная фаза чередуется с рабочей, в спейсерной фазе выходы
прямого (f), двойственного канала (nef) и выход Г-триггера (I) равны 1, а в рабочей фазе выходы каналов инверсны друг другу, а выход Г-триггера равен 0. Генератор функций трёх переменных 3-LUT-ST на базе 1-LUT-ST изображён на рис. 8.
Рис. 8. Генератор функций трёх переменных 3-ШТ-8Т на базе 1-ШТ-8Т (настройка условно показана цифрами 0,1,2,3,4,5,6,7)
5. Топологическое моделирование. Разработаем топологию предложенного генератора логических функций 1-LUT-ST и выполним моделирование в системе схемотехнического моделирования NI Multisim 14 фирмы National Instruments Electronics Workbench Group [20] и Microwind [21].
На рис. 9 транзисторы Q1, Q2, Q23, Q24 реализуют основной канал, а транзисторы Q7, Q8, Q25, Q26 - двойственный канал. Транзисторы Q5, Q6, Q19 и Q20 реализуют цепочки спейсера. Ключи S0, S1, neS0 и neS1 задают константы (ячейки SRAM). Индикатор выходного сигнала реализован на транзисторах Q42-Q47. Транзисторы Q30-Q33 реализуют входной индикатор. Для реализации Г-триггера используются транзисторы: Q21, Q22, Q27, Q28, Q29, Q34 - Q40.
На рис. 10 видно, что генератор функций работает верно. В рабочей фазе 10 и 01 выходы F1 и F2 инверсны, а в фазе спейсера F1 и F2 равны 1.
Рис. 9. Генератор функций одной переменной 1-ЬЦТ 8Т в системе схемотехнического моделирования N1 МиШзт 14
Рис. 10. Результат моделирования генератора функций одной переменной 1-ЬЦТ 8Т в системе схемотехнического моделирования N1 МиШзт 14
Далее выполним топологическое моделирование 1-ЬИТ 8Т в САПР Мксс^тё.
Моделирование разработанной топологии подтверждает правильность функционирования предложенного элемента (рис. 11).
30 31 п л « | |
1.20 Л. л 1 | | — 0.00 I . ¿.и
Зр ; ;
X 1 спе-йсера | Рабочая : фаза 0.00
V и 1' - ; ; —0.00 I ¿и
Р' Г\ 2 I I 1.20
эЗ Ш ! 1 I II ! 1.20
0.0 0.5 г > 1.5 2.0 25 , 3.0 3.5 4. ~П те(пг)
б
Рис. 11. Генератор функций трёх переменных 1-ШТ-8Т: а - топология; б - результаты моделирования
Выводы. Таким образом, предложен метод реализации самосинхронных генераторов логический функций на основе блока из двух элементарных мультиплексоров 2И-2ИЛИ-НЕ, индикаторов и Г-триггеров. Функция задается константами на входах мультиплек-
а
сора, которые не индицируются. Предложены схемы генераторов функций одной, двух и трех переменных. Возможно построение генератора n (n = 2,3,4...) переменных путем каскадирования генераторов одной переменной с дополнительными Г-триггерами. Выполнено моделирование в САПР «Ковчег», Малтисим, Microwind. Разработана топология универсальной ячейки. Моделирование подтвердило работоспособность разработанных устройств.
Библиографический список
1. Muller D.E., Bartky W.S. A theory of asynchronous circuits // Proc. Int Symp. On the Theory of Switching. Part 1. - Harvard University Press. - 1959. - P. 204-243.
2. Апериодические автоматы / под ред. В.И. Варшавского. - М.: Наука, 1976. - С. 304.
3. Искусственный интеллект: в 3 т. Т. 3. Программные и аппаратные средства / В.И. Варшавский, В.Б. Мараховский, Л.Я. Розенб-люм, А.В. Яковлев; под ред. В.Н. Захарова, В.Ф. Хорошевского. - М.: Радио и связь, 1990.
4. Плеханов Л.П. Основы электронных самосинхронных схем. -М.: БИНОМ: Лаборатория знаний, 2013. - 211 с.
5. Библиотека элементов для проектирования самосинхронных полузаказных БМК микросхем серий 5503/5507 / Ю.А. Степченков, А.Н. Денисов, Ю.Г. Дьяченко, Ф.И. Гринфельд, О.П. Филимоненко, Н.В. Морозов, Д.Ю. Степченков. - М.: Изд-во ИПИ РАН, 2014. - 296 с.
6. НПК «Технологический центр» [Электронный ресурс]. - URL: http://www.tcen.ru/rus/about/contacts/ (дата обращения: 21.02.2020).
7. Самосинхронная схемотехника - Перспективный путь реализации аппаратуры [Электронный ресурс]. - URL: http://selftiming.ru/ partners/ (дата обращения: 21.02.2020).
8. Yakovlev A. Energy-modulated computing // Design, Automation & Test in Europe Conference & Exhibition (DATE). - 2011. - IEEE, 2011. - P. 1-6.
9. Automating the Design of Asynchronous Logic Control for AMS Electronics / Danil Sokolov, Victor Khomenko, Andrey Mokhov, Alex Yakovlev, Vladimir Dubikhin, David Lloyd // IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. - March 2019. -P. (99): 1-1. DOI: 10.1109/TCAD.2019.2907905
10. Тюрин С.Ф., Плотникова А.Ю. Концепция «зеленой логики» // Вестник Пермского национального исследовательского политехнического университета. Электротехника, информационные технологии, системы управления. - 2013. - № 8. - С. 61-72.
11. Тюрин С.Ф. Обзор технологий зеленого компьютинга // Вестник Пермского национального исследовательского политехнического университета. Электротехника, информационные технологии, системы управления. - 2015. - № 1. - С. 40-74.
12. Tyurin S., Kamenskih A. Green Logic: Models, Methods, Algorithms. Green IT Engineering Concepts, Models, Complex Systems Architectures / Editors: Kharchenko, Vyacheslav, Kondratenko, Yuriy, Kacprzyk, Janusz. (Print) 978-3-319-44162-7 (Online). - Р. 69-86. DOI: 10.1007/978-3-319-44162-7
13. Ryan Kenny, Jeff Watt. The Breakthrough Advantage for FPGAs with Tri-Gate Technology. - URL: https://www.altera.com/en_US/pdfs/ literature/wp/wp-01201-fpga-tri-gate-technology.pdf (дата обращения: 12.02.2020).
14. Kamenskih A.N., Tyurin S.F. Investigation and Design of a Threshold element for the Fault Self-Timed Circuit // Proceedings of the 10th International conference on dependable systems, services and technologies (dessert). - 2019. - P. 29-33. Leeds Beckett Univ, Leeds, England Jun 05-07 2019.
15. On board electronic devices safety provided by dice-based muller c-elements / I.A. Danilov, M.S. Gorbunov, A.I. Shnaider, A.O. Balbekov, Y.B. Rogatkin, S.G. Bobkov // Acta Astronautica. - 2018. DOI: 10.1016/j.actaastro.2018.01.019
16. Speed-independent floating point coproceccor / Y.A. Stepchenkov, V.N. Zakharov, Y.V. Rogdestvenski, Y.G. Diachenko, N.V. Morozov, D.Y. Stepchenkov // Proceedings of IEEE East-West Design & Test Symposium (EWDTS'2015). - 2015. - P. 7493110. DOI: 10.1109/EWDTS.2015.7493110
17. Speed-independent fused multiply ADD and SUBTRACT / Y. Stepchenkov, V Zakharov., Y. Rogdestvenski, Y. Diachenko, N. Morozov, D. Stepchenkov // Proceedings of 2016 IEEE East-West Design and Test Symposium, EWDTS 2016. - 2016. - P. 7807735. DOI: 10.1109/EWDTS.2016.7807735
18. Scott C. Smith. Design of an FPGA Logic Element for Implementing Asynchronous NULL Convention Logic Circuits. - URL:
https://ieeexplore.ieee.org/document/4231891DOI: 10.1109/TVLSI.2007.898726 (дата обращения: 21.04.2019).
19. САПР «КОВЧЕГ» [Электронный ресурс]. - URL: http://www.tcen.ru/rus/products/radiatsionnyy-kontrol/sapr-kovcheg (дата обращения: 21.02.2020).
20. Сайт разработчика National Instruments [Электронный ресурс]. - URL: http://www.ni.com/multisim/ (дата обращения: 21.02.2020).
21. Microwind & Dsch Version 3.5 [Электронный ресурс]. - URL: http://auto.teipir.gr/sites/default/files/microwind_manual_lite_v35.pdf (дата обращения: 21.02.2020).
References
1. Muller D.E., Bartky W.S. A theory of asynchronous circuits. Proc. Int Symp. On the Theory of Switching. Part 1. Harvard University Press, 1959, pp. 204-243.
2. Aperiodicheskie avtomaty [Aperiodic machines]. Ed. V.I. Varshavskiy Moscow: Nauka, 1976, 304 p.
3. Varshavskii V.I., Marakhovskii V.B., Rozenblium L.Ia., Iakovlev A.V. Iskusstvennyi intellekt. Tom 3. Programmnye i apparatnye sredstva [Artificial Intelligence. Vol. 3. Software and hardware]. Eds. V.N. Zakharov, V.F. Khoroshevskii. Moscow: Radio i sviaz', 1990.
4. Plekhanov L.P. Osnovy elektronnykh samosinkhronnykh skhem [Basics of electronic synchronous circuits]. Moscow: BINOM: Laboratoriia znanii, 2013, 211 p.
5. Stepchenkov Iu.A., Denisov A.N., D'iachenko Iu.G., Grinfel'd F.I., Filimonenko O.P., Morozov N.V., Stepchenkov D.Iu. Biblioteka elementov dlia proektirovaniia samosinkhronnykh poluzakaznykh BMK mikroskhem serii 5503/5507 [Element library for self-synchronous semicustom gate-array chip design series 5503/5507]. Moscow: Institut problem informatiki Rossiiskoi akademii nauk, 2014, 296 p.
6. NPK "Tekhnologicheskii tsentr" [NPK "Technological Center"], available at: http://www.tcen.ru/rus/about/contacts/ (accessed 21 February 2020).
7. Samosinkhronnaia skhemotekhnika - Perspektivnyi put' realizatsii apparatury [Self-timed circuitry is a promising path for the development of equipment], available at: http://selftiming.ru/partners/ (accessed 21 February 2020).
8. Yakovlev A. Energy-modulated computing. Design, Automation & Test in Europe Conference & Exhibition (DATE), 2011. IEEE, 2011, pp. 1-6.
9. Sokolov Danil, Khomenko Victor, Mokhov Andrey, Yakovlev Alex, Dubikhin Vladimir, Lloyd David. Automating the Design of Asynchronous Logic Control for AMS Electronics. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, March 2019, pp. (99): 1-1. DOI: 10.1109/TCAD.2019.2907905
10. Tiurin S.F., Plotnikova A.Iu. Kontseptsiia "zelenoi logiki" [The concept of Green logic]. Vestnik Permskogo natsional'nogo issledo-vatel'skogo politekhnicheskogo universiteta. Elektrotekhnika, informat-sionnye tekhnologii, sistemy upravleniia, 2013, no. 8, pp. 61-72.
11. Tiurin S.F. Obzor tekhnologii zelenogo komp'iutinga [Overview of Green computing technologies]. Vestnik Permskogo natsional'nogo issledovatel'skogo politekhnicheskogo universiteta. Elektrotekhnika, informatsionnye tekhnologii, sistemy upravleniia, 2015, no. 1, pp. 40-74.
12. Tyurin S., Kamenskih A. Green Logic: Models, Methods, Algorithms. Green IT Engineering Concepts, Models, Complex Systems Architectures. Editors: Kharchenko, Vyacheslav, Kondratenko, Yuriy, Kacprzyk, Janusz. (Print) 978-3-319-44162-7 (Online), pp. 69-86. DOI: 10.1007/9783-319-44162-7
13. Ryan Kenny, Jeff Watt. The Breakthrough Advantage for FPGAs with Tri-Gate Technology, available at: https://www.altera.com/en_US/ pdfs/literature/wp/wp-01201-fpga-tri-gate-technology.pdf (accessed 12 February 2020).
14. Kamenskih A.N., Tyurin S.F. Investigation and Design of a Threshold element for the Fault Self-Timed Circuit. Proceedings of the 10th International conference on dependable systems, services and technologies (dessert), 2019, pp. 29-33. Leeds Beckett Univ, Leeds, England Jun 05-07 2019.
15. Danilov I.A., Gorbunov M.S., Shnaider A.I., Balbekov A.O., Rogatkin Y.B., Bobkov S.G. On board electronic devices safety provided by dice-based muller c-elements. Acta Astronautica, 2018. DOI: 10.1016/j.actaastro.2018.01.019
16. Stepchenkov Y.A., Zakharov V.N., Rogdestvenski Y.V., Diachenko Y.G., Morozov N.V., Stepchenkov D.Y. Speed-independent floating point coproceccor. Proceedings of IEEE East-West Design & Test Symposium (EWDTS'2015), 2015, pp. 7493110. DOI: 10.1109/EWDTS.2015.7493110
17. Stepchenkov Y., Zakharov V., Rogdestvenski Y., Diachenko Y., Morozov N., Stepchenkov D. Speed-independent fused multiply ADD and SUBTRACT. Proceedings of 2016 IEEE East-West Design and Test Symposium, EWDTS 2016, 2016, pp. 7807735. DOI: 10.1109/EWDTS.2016.7807735
18. Scott C. Smith. Design of an FPGA Logic Element for Implementing Asynchronous NULL Convention Logic Circuits, available at: https://ieeexplore.ieee.org/document/4231891DOI:
10.1109/TVLSI.2007.898726 (accessed 21 April 2019).
19. Sistema avtomatizirovannogo proektirovaniia "KOVChEG" [EDA for IC Kovcheg], available at: http://www.tcen.ru/rus/products/ radiatsionnyy-kontrol/sapr-kovcheg (accessed 21 February 2020).
20. Sait razrabotchika National Instruments [National Instruments developer site], available at: http://www.ni.com/multisim/ (accessed 21 February 2020).
21. Microwind & Dsch Version 3.5, available at: http://auto.teipir.gr/sites/default/files/microwind_manual_lite_v35.pdf (accessed 21 February 2020).
Сведения об авторах
Скорнякова Александра Юрьевна (Пермь, Россия) - аспирант кафедры «Автоматика и телемеханика» Пермского национального исследовательского политехнического университета (614990, Пермь, Комсомольский пр., 29, e-mail: juris-plot@mail.ru); инженер-конструктор ПАО «Пермская научно-производственная приборостроительная компания» (614990, Пермь, ул. 25 Октября, 106).
Тюрин Сергей Феофентович (Пермь, Россия) - заслуженный изобретатель Российской Федерации, доктор технических наук, профессор кафедры «Автоматика и телемеханика» Пермского национального исследовательского политехнического университета (614990,
Пермь, Комсомольский пр., 29, e-mail: tyurinsergfeo@yandex.ru); профессор кафедры «Математическое обеспечение вычислительных систем» Пермского государственного национального исследовательского университета (614990, Пермь, ул. Букирева, 15).
About the authors
Skornyakova Aleksandra Yuryevna (Perm, Russian Federation) is a Graduate Student the Department of Automation and Telemechanics Perm National Research Polytechnic University (614990, Perm, 29, Komsomolsky pr., e-mail: juris-plot@mail.ru); Structural engineer of the PJSC "Perm Scientific-Industrial Instrument Making Company" (614990, Perm, 106, 25 Oktyabrya str.).
Tyurin Sergey Feofentovich (Perm, Russian Federation) is a Honored Inventor of the Russian Federation, Doctor of Technical Sciences, Professor at the Department of Automation and Telemechanics Perm National Research Polytechnic University (614990, Perm, 29, Komsomolsky pr., e-mail: tyurinsergfeo@yandex.ru), Professor at the Department of Software Computing Systems Perm State University (614990, Perm, 15, Bukireva str.).
Получено 06.04.2020
