CC BY
21
ИНФОРМАЦИОННЫЕ ТЕХНОЛОГИИ И СИСТЕМЫ, ВЫЧИСЛИТЕЛЬНАЯ ТЕХНИКА
УДК 004.052.32+681.518.5 DOI: 10.17586/0021-3454-2021-64-3-163-175
СИНТЕЗ САМОПРОВЕРЯЕМЫХ СХЕМ ВСТРОЕННОГО КОНТРОЛЯ НА ОСНОВЕ ЛОГИЧЕСКОГО ДОПОЛНЕНИЯ ДО РАВНОВЕСНОГО КОДА „2 ИЗ 5"
В. В. Сапожников1, Вл. В. Сапожников1, Д. В. Ефанов2
1 Петербургский государственный университет путей сообщения Императора Александра I,
190031, Санкт-Петербург, Россия
2 Российский университет транспорта, 127994, Москва, Россия, Санкт-Петербургский политехнический университет Петра Великого, 195251, Санкт-Петербург, Россия
E-mail: [email protected]
Представлен метод организации самопроверяемых схем встроенного контроля для комбинационных устройств автоматики и вычислительной техники, основанный на методе логического дополнения до равновесного кода „2 из 5". Предложен способ доопределения контрольных функций логического дополнения, позволяющий обеспечить формирование полных тестов для элементов преобразования и тестера в схеме встроенного контроля; при этом обеспечивается наиболее равномерное распределение рабочих комбинаций между всеми тестовыми комбинациями для всех элементов схемы контроля. Минимальное число рабочих комбинаций, необходимое для полной проверки элементов схемы встроенного контроля, равно шести, что составляет 18,75 % от общего числа рабочих комбинаций. Предложенный способ получения значений контрольных функций дополнения основан на функциональной зависимости между формируемыми контрольными функциями и рабочими функциями объекта диагностирования, что обеспечивает простоту его автоматизации и интеграции в средства автоматизированного проектирования цифровых вычислительных систем.
Ключевые слова: самопроверяемые вычислительные устройства и системы, схема встроенного контроля, контроль вычислений, метод логического дополнения, равновесный код, код „2 из 5", тестируемость компонентов
Введение. Метод логического дополнения для организации самопроверяемых вычислительных устройств и систем, предложенный в работе [1], исследован в большом количестве научных работ как российских ученых (в частности, кафедры автоматики и телемеханики на железных дорогах Петербургского государственного университета путей сообщения Императора Александра I) [2—8], так и зарубежных [9—11]. В отличие от традиционного метода, подразумевающего в схеме встроенного контроля (СВК) дополнение кодового вектора, формируемого на выходах блока основной логики, до кодового слова, принадлежащего заранее выбранному коду, метод логического дополнения подразумевает коррекцию значений рабочих функций.
Возможности метода логического дополнения гораздо шире возможностей традиционного метода организации схем контроля, так как существует большое количество вариантов дополнения [12—19]. Это позволяет разработчику самопроверяемого устройства или системы
в большом числе случаев обеспечивать контролепригодность схемы контроля при минимальных аппаратурных затратах, в том числе при невозможности добиться этого с помощью метода дублирования [6].
При логическом дополнении возможен контроль вычислений по различным признакам и, прежде всего, по принадлежности формируемых в СВК кодовых слов к векторам заранее выбранных кодов, а также по принадлежности функций к особым классам функций алгебры логики. Например, в работах [20—22] рассматриваются кодовые методы организации СВК по методу логического дополнения, в [2, 23—25] используются преобразования функций в самодвойственные, а в [26, 27] демонстрируются возможности применения сразу двух этих диагностических признаков.
При организации СВК по методу логического дополнения целесообразно использовать равновесные коды с малой длиной кодовых слов (г/т-коды, где т — длина кодового слова, а г — его вес), принадлежащие к классу неразделимых равномерных двоичных кодов. Тестеры таких кодов имеют простые структуры, что требует минимального числа элементов преобразования в блоке коррекции сигналов и малого числа тестовых комбинаций, необходимых для полной проверки [28, 29]. Вопросы применения таких г/т-кодов, как 1/3, 1/4, 2/4, 1/5, хорошо изучены [4—11, 20—22].
В настоящей статье представлен метод синтеза СВК на основе логического дополнения до равновесного 2/5-кода с обеспечением полной самопроверяемости компонентов схемы.
Особенности использования равновесного кода „2 из 5" для организации схем встроенного контроля. На рис. 1 представлена базовая структура организации СВК для устройства ,Р(х) по коду „2 из 5" (2/5-коду) с использованием метода логического дополнения. В структуре СВК выделяются три функциональных блока: блок контрольной логики О(х), блок коррекции сигналов (БКС) и полностью самопроверяемый тестер 2/5-кода (2/5-TSC). Блок G(x) предназначен для вычисления специальных контрольных функций дополнения — функций g3, g4 и g5, значения которых подаются на входы элементов коррекции в БКС. В качестве таких элементов используются двухвходовые элементы сложения по модулю М=2 (элементы ХОК). Для преобразования любого пятиразрядного кодового вектора в кодовое слово 2/5-кода требуется как минимум три таких элемента. В БКС не преобразуются функции / и/2. На выходах БКС формируются кодовые слова по следующим правилам:
Кодовые слова <И1 И2 И3 И4 И5> поступают на входы 2/5-TSC. При этом может быть использован тестер, для полной проверки которого достаточно подать на его входы хотя бы по разу одну из следующих шести комбинаций из десяти рабочих кодовых слов 2/5-кода [28]:
Могут быть использованы и другие реализации тестеров, например быстродействующие двухуровневые тестеры [28], однако для их проверки потребуется подать все десять кодовых слов 2/5-кода. Для полной проверки каждого из элементов преобразования в БКС необходимо подать хотя бы по разу тестовые комбинации из множества {00, 01, 10, 11} [30].
Общее количество ошибок, не обнаруживаемых г/т-кодами, определяется по формуле
¿1 = /1, ¿2 = ^ ¿3 = /3 © g3, ¿4 = /4 © g4, ¿5 = /5 ® g5.
(1)
МТ8С ={00101,00110,01001,01010,10100,11000}.
(2)
N , = С1
4 г /т ^п
( Ст -1),
(3)
где Ст — число кодовых слов г/т-кода.
Для 2/5-кода формула (3) дает следующее количество необнаруживаемых ошибок:
N2/5 = С
(С| -1)
-1) = 10 • 9 = 90.
-+¡1
2
■>/з
■>/4
■>/5
Л
>
Рабочие выходы
Контрольные выходы Рис. 1
Утверждение 1. Равновесными г/т-кодами обнаруживаются любые ошибки в кодовых словах, кроме симметричных ошибок кратностью
<1 = 2,4,..., ^тах,
(4)
где ётах = 2г , если г < т/ 2; ётах = 2 (т - г ) , если г > т/ 2.
Общее число ошибок, не обнаруживаемых г/т-кодами, складывается из числа необнаруживаемых ошибок каждой четной кратностью [31]:
тах . .
N = Чг с г С 2 С2
'г/т ^т^т-г^г >
ё =2
(5)
где
С2 и Са!2 _
^ I' * А ^»И_V
число вариантов искажений соответственно единичных и нулевых разря-
дов в кодовых словах, требующихся для возникновения симметричной ошибки кратностью ё. Для 2/5-кода формула (5) дает следующий результат:
^/5 = С52Ф2 + С52С32С| = 10 • 3 • 2 +10 • 3-1 = 60 + 30 = 90;
другими словами, не обнаруживаются 60 двукратных ошибок и 30 четырехкратных в кодовых словах 2/5-кода.
Формула (5) может быть преобразована к следующему виду, удобному при выполнении расчетов с непосредственным вычислением факториалов:
¿шах , .
N ^ V Сг С2 С2 =
г/т / . ^ш ш-г г
а=2
ш! (ш - г)! г! ш!
= /-------= / - (6)
а=2 г !(ш - г )! 2!(ш - г - ¿/2)! ¿/2!(г - ¿/2)! ¿=2 (¿/2!)2 (ш - г - ¿/2)!(г - ¿/2)!
Для 2/5-кода формула (6) дает
5! 5! 5! 5!
Ы1/5 =-2-:-+-2-:-= —— + —— = 60 + 30 = 90.
2/5 (1!)2 (5-2-1)!(2-1)! (2!)2 (5-2-2)!(2-2)! 1 • 2-1 4-1-1
5 2
Следует отметить, что всего существует 2 С5 = 32 -10 = 320 двукратных ошибок в пятиразрядных кодовых словах и 25 С54 = 32 • 5 = 160 четырехкратных ошибок [31]. Таким образом, 2/5-кодом не обнаруживаются по 18,75 % двукратных и четырехкратных ошибок от общего числа ошибок соответствующей кратностью.
Характеристики обнаружения ошибок 2/5-кодами следует учитывать при синтезе полностью самопроверяемых дискретных устройств.
В работе [32] установлено, что для достижения полной самопроверяемости дискретного устройства, снабженного СВК, реализованной по методу логического дополнения до равновесного кода, требуется обеспечить следующее:
— проверяемость блока основной логики ^(х) — возможность фиксации любой внутренней ошибки хотя бы на одном входном наборе;
— обнаружение ошибок с использованием выбранного кода;
— формирование полного теста для элементов БКС;
— формирование полного теста для 2/5-TSC.
— обнаружение ошибок на выходе блока контрольной логики О(х).
При этом, в отличие от использования традиционной структуры СВК без коррекции сигналов, недостаточно реализовать контроль устройства ^(х) по группам (или путем преобразования структуры самого устройства Р(х)) монотонно независимых или монотонно и асимметрично независимых выходов, как это описано в [19]. Двукратная или четырехкратная ошибка монотонного типа на выходах ^(х) может в БКС быть преобразована в ошибку симметричного типа, что не позволит зафиксировать ее схемой тестера 2/5-TSC. Кроме того, для блока G(x) необходимо исключить случаи возможного формирования ошибки симметричного типа на входах 2/5-TSC [19]. Это накладывает определенные ограничения на структуры обоих блоков. К примеру, блок О(х) может быть реализован в виде устройства с независимыми выходами [33]. Указанные особенности здесь не рассматриваются, а рассматривается возможность построения полностью самопроверяемой СВК.
Способ формирования значений функций логического дополнения для обеспечения полной самопроверяемости схемы контроля. Рассмотрим способ, позволяющий синтезировать полностью самопроверяемую СВК, реализуемую по методу логического дополнения до 2/5-кода, с применением тестера, требующего для полной проверки шести кодовых комбинаций (см. формулу (2)).
Значения контрольных функций на рабочих комбинациях а16 — а31 доопределим однозначно с учетом того, что функции Ъ1=/1 и h2=g2. Для комбинаций, у которых /1=1 и /2=0, установим преобразование в кодовое слово <10100> 2/5-кода. Для комбинаций, у которых /1=1 и/2=1, установим преобразование в кодовое слово <11000> 2/5-кода. Получаемые по сформу-
лированным правилам значения функций СВК на выходах БКС для части контрольных функций приведены в табл. 1.
_Таблица 1
а Рабочие выходы Контрольные функции Функции на выходах блока коррекции Тестовые комбинации для элементов преобразования
/1 ¡2 ¡3 ¡4 /5 g2 gз g4 g5 к1 к2 к3 к4 къ ХОЯ3 ХОЯ4 ХОЯ5
а1б 1 0 0 0 0 1 0 1 0 0 1 0 1 0 0 01 00 00
а„ 1 0 0 0 1 1 0 1 0 1 1 0 1 0 0 01 00 11
«18 1 0 0 1 0 1 0 1 1 0 1 0 1 0 0 01 11 00
а19 1 0 0 1 1 1 0 1 1 1 1 0 1 0 0 01 11 11
а20 1 0 1 0 0 1 0 0 0 0 1 0 1 0 0 10 00 00
а21 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 10 00 11
а22 1 0 1 1 0 1 0 0 1 0 1 0 1 0 0 10 11 00
а23 1 0 1 1 1 1 0 0 1 1 1 0 1 0 0 10 11 11
а24 1 1 0 0 0 1 1 0 0 0 1 1 0 0 0 00 00 00
а25 1 1 0 0 1 1 1 0 0 1 1 1 0 0 0 00 00 11
а26 1 1 0 1 0 1 1 0 1 0 1 1 0 0 0 00 11 00
а27 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 00 11 11
а28 1 1 1 0 0 1 1 1 0 0 1 1 0 0 0 11 00 00
а29 1 1 1 0 1 1 1 1 0 1 1 1 0 0 0 11 00 11
а30 1 1 1 1 0 1 1 1 1 0 1 1 0 0 0 11 11 00
аЪ1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 11 11 11
Анализ тестовых комбинаций для всех элементов в блоке коррекции сигналов показывает, что формируются все тестовые комбинации для элемента ХОЯ3 и только по две комбинации из четырех необходимых для элементов ХОЯ4 и ХОЯ5. Отсюда следует, что при дополнении функций на оставшихся комбинациях а0—а15 не требуется учитывать необходимость подачи тестовых комбинаций на элемент ХОЯ3, а при доопределении значений функций g4, g5 требуется сформировать хотя бы по разу две оставшиеся тестовые комбинации для каждого из элементов ХОЯ4 и ХОЯ5.
Доопределим контрольные функции на рабочих комбинациях а0—а15 следующим образом. На комбинациях <000—> и <001—> контрольные функции доопределим так, чтобы были сформированы кодовые слова 2/5-кода <00101> и <00110>. На комбинациях <010—> и <011—> контрольные функции доопределим так, чтобы были сформированы кодовые слова 2/5-кода <01001> и <01010>. При этом если /4=0, доопределим функции так, чтобы к4=0, а если /4=1, то к4=1. Остальные функции доопределяются автоматически исходя из поставленных выше условий. Результаты доопределения значений функций СВК представлены в табл. 2.
Анализ тестовых комбинаций для элементов ХОЯ4 и ХОЯ5 в БКС показал, что для элемента ХОЯ5 формируются все необходимые комбинации, а для элемента ХОЯ4 не формируется комбинация <01>, что не позволяет обеспечить полную его проверку. Необходимо выполнить коррекцию значений контрольных функций таким образом, чтобы было обеспечено условие тестируемости всех элементов в БКС. Такая коррекция должна быть произведена с учетом того, что рабочая функция /4 должна принимать значение „0", а функция g4 — значение „1".
Выполним коррекцию значений контрольных функций таким образом, чтобы кодовые слова 2/5-кода формировались на одинаковом числе рабочих комбинаций (по четыре для каждого кодового слова). С этой целью инвертируем значения функций И4 и И5 в строках, соответствующих рабочим комбинациям а0, а1, а6, а7, а также а8, а9, а14, а15. Такая процедура позволяет не только сформировать по четыре раза каждое из кодовых слов 2/5-кода, необходимого для полной проверки 2/5-TSC, но и обеспечить формирование всех тестовых комбинаций для элементов ХОЯ4 и ХОЯ5 в БКС также по четыре раза (табл. 3). Кроме того, заметно упрощаются сами контрольные функции (сравните табл. 2 и 3).
Таблица 2
Рабочие Контрольные Функции на выходах Тестовые комбинации
а1 выходы функции блока коррекции для элементов преобразования
/1 /2 /3 /4 /5 g\ g2 gз g4 g5 ¿1 И2 Н3 н4 и5 хок3 хоя4 хоя5
аа 0 0 0 0 0 0 0 1 0 1 0 0 1 0 1 01 00 01
а1 0 0 0 0 1 0 0 1 0 0 0 0 1 0 1 01 00 10
а2 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 01 10 00
а3 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 01 10 11
а4 0 0 1 0 0 0 0 0 0 1 0 0 1 0 1 10 00 01
а5 0 0 1 0 1 0 0 0 0 0 0 0 1 0 1 10 00 10
а6 0 0 1 1 0 0 0 0 0 0 0 0 1 1 0 10 10 00
а7 0 0 1 1 1 0 0 0 0 1 0 0 1 1 0 10 10 11
а8 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 00 00 01
а9 0 1 0 0 1 0 1 0 0 0 0 1 0 0 1 00 00 10
а10 0 1 0 1 0 0 1 0 0 0 0 1 0 1 0 00 10 00
а,, 0 1 0 1 1 0 1 0 0 1 0 1 0 1 0 00 10 11
а,2 0 1 1 0 0 0 1 1 0 1 0 1 0 0 1 11 00 01
а13 0 1 1 0 1 0 1 1 0 0 0 1 0 0 1 11 00 10
а14 0 1 1 1 0 0 1 1 0 0 0 1 0 1 0 11 10 00
а15 0 1 1 1 1 0 1 1 0 1 0 1 0 1 0 11 10 11
Таблица 3
а. Рабочие выходы Контрольные функции Функции на выходах блока коррекции Тестовые комбинации для элементов преобразования
Л /2 /3 /4 /5 g1 g2 gз g4 g5 М ¿2 ¿3 н4 ¿5 хок3 хоя4 хоя5
а(> 0 0 0 0 0 0 0 1 1 0 0 0 1 1 0 01 01 00
ах 0 0 0 0 1 0 0 1 1 1 0 0 1 1 0 01 01 11
а2 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 01 10 00
а3 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 01 10 11
а4 0 0 1 0 0 0 0 0 0 1 0 0 1 0 1 10 00 01
а5 0 0 1 0 1 0 0 0 0 0 0 0 1 0 1 10 00 10
ав 0 0 1 1 0 0 0 0 1 1 0 0 1 0 1 10 11 01
а7 0 0 1 1 1 0 0 0 1 0 0 0 1 0 1 10 11 10
а% 0 1 0 0 0 0 1 0 1 0 0 1 0 1 0 00 01 00
а9 0 1 0 0 1 0 1 0 1 1 0 1 0 1 0 00 01 11
а10 0 1 0 1 0 0 1 0 0 0 0 1 0 1 0 00 10 00
аи 0 1 0 1 1 0 1 0 0 1 0 1 0 1 0 00 10 11
а12 0 1 1 0 0 0 1 1 0 1 0 1 0 0 1 11 00 01
а13 0 1 1 0 1 0 1 1 0 0 0 1 0 0 1 11 00 10
а14 0 1 1 1 0 0 1 1 1 1 0 1 0 0 1 11 11 01
а15 0 1 1 1 1 0 1 1 1 0 0 1 0 0 1 11 11 10
Минимизация функций g3, g4 и g5 дает следующие зависимости для формирования контрольных функций исходя из значений рабочих функций:
gз = /2/3 V /2/3 = /2 ® /3;
g4 = /1/4 V /1 (( V /3/4) = /1/4 V/1/3ё/4; (7)
g5 = /1/5 V / (С/5 V /3 /5 ) = /1/5 V С(( ® /5 ).
Блок О(х) на практике формируется путем оптимизации структуры, показанной на рис. 2, либо путем синтеза по таблице значений функций g3, g4, g5 и входных комбинаций
х1, х2, ..., х{ (таблице истинности) [34—36].
,----------------------------------------0(х)
я Г7
X /
Входы —7^—
т
Яз
Оптимизация структуры
Рис. 2
Для достижения полной самопроверяемости структуры, реализуемой на основе предлагаемого способа (см. формулы (7)), необходимо обеспечить формирование тестовых комбинаций для всех элементов преобразования в БКС и 2/5-TSC. Рабочие комбинации, на которых формируются тестовые воздействия на все объекты СВК, приведены в табл. 4, где знаком „х" отмечены клетки на пересечении строки и соответствующей графы, для которых данная рабочая комбинация является одновременно и тестовой.
Для 2/5-TSC условие формирования полного теста записывается следующим образом:
Т
2/5-Т8С
= (
а4 Vа5 Vа6 Vа7 )) VаЛ Vа2 Vа3 )(а12 Vа13 Vа14 Vа
)(<
42
43
14
45
) &
&(а8 Vа9 Vаю Vаи((а^ Vа17 V...Vа22 Vа2з((4 Vа25 V...Vаз0 Vаз1 (. Для элементов ХОК условия формирования полного теста следующие: — для ХОКз:
Тхок3 = (а8 V а9 V а^ V аи V а24 V а25 V а26 V а27 ( ( V а1 V а2 V аз V а^ V а^ V а18 V а^ ( &
& (
а4 V а5 V а6 V а7 V а20 V а21 V а22 V а
20
-«21
т
^23
((
а12 V а13 V а14 V а15 V а28 V а29 V а30 V а
■43
44
-«15
28
-«29
^30
•«31
— для ХОК4:
Ок4 = (а4 V а5 V а12 V а^ V а16 V а17 V а20 V а21 V а24 V а25 V а28 V а29 ( ( V а1 V ^^ V а9 ( & & (а2 V а3 V аю V аи ( ( V а7 V а14 V а^ V а18 V а19 V а22 V а23 V а26 V а27 V а30 V а31 (;
— для ХОК5:
Тхощ = (а0 V а2 V а8 V аю V а^ V а18 V а20 V а22 V а24 V а2б V а28 V а30 ( ( V аб V а^ V а14 ( & & (а5 V а7 V а13 V а^ ( ( V а3 V а9 V ап V а^ V а19 V а21 V а23 V а25 V а27 V а29 V а31 (.
Утверждение 2. Схема встроенного контроля, реализованная по методу логического дополнения до равновесного 2/5-кода, будет полностью самопроверяемой при формировании рабочих комбинаций, соответствующих хотя бы одной из конъюнкций, представленных в дизъюнктивной нормальной форме следующего выражения:
У = Т2/5-Т5СТхоЯ3ТхоЯ4ТхоЯ5 . (8)
В табл. 5 для примера представлены рабочие комбинации, соответствующие одной из конъюнкций выражения (8), — конъюнкции О) а^аца^а^ «31. При подаче на входы СВК этих
рабочих комбинаций будут проверены все ее компоненты.
_Таблица 4
а, 2/5-Т8С хоя3 хол4 хояъ
00101 00110 01001 01010 10100 11000 00 01 10 11 00 01 10 11 00 01 10 11
а0 X X X X
а\ X X X X
а2 X X X X
а3 X X X X
а4 X X X X
а5 X X X X
а6 X X X X
а7 X X X X
а8 X X X X
а9 X X X X
а10 X X X X
а„ X X X X
а12 X X X X
а13 X X X X
а14 X X X X
а15 X X X X
а16 X X X X
а:? X X X X
а:в X X X X
а19 X X X X
а20 X X X X
а21 X X X X
а22 X X X X
а23 X X X X
а24 X X X X
а25 X X X X
а26 X X X X
а27 X X X X
а2в X X X X
а29 X X X X
а30 X X X X
а31 X X X X
Таблица 5
а, 2/5-Т8С хоя3 хол4 хоя5
00101 00110 01001 01010 10100 11000 00 01 10 11 00 01 10 11 00 01 10 11
а0 X X X X
а4 X X X X
аи X X X X
а15 X X X X
а16 X X X X
а31 X X X X
Заключение Равновесный 2/5-код может быть применен при синтезе СВК по методу логического дополнения. Преимущество использования этого кода по сравнению с другими кодами заключается в возможности организации схем контроля по группам из пяти выходов. При этом для преобразования требуются три элемента сложения по модулю M=2 (столько же, сколько и при использовании 1/4-кодов). Представленный способ вычисления контрольных функций дополнения позволяет достаточно просто обеспечить полную проверку элементов схемы контроля: для полной проверки достаточно шести рабочих кодовых векторов блока F(x).
Рассмотренный способ организации СВК позволяет расширить число методов их синтеза и предоставляет разработчику широкое поле выбора вариантов реализации самопроверяемых вычислительных устройств и систем.
Работа выполнена при финансовой поддержке Президента Российской Федерации, грант № МД-2533.2021.4.
СПИСОК ЛИТЕРАТУРЫ
1. Saposhnikov Vl. V., Dmitriev A., Goessel M., Saposhnikov V. V. Self-dual parity checking — a new method for on line testing // Proc. of the 14th IEEE VLSI Test Symp., Princeton, USA. 1996. P. 162—168.
2. Гессель М., Дмитриев А. В., Сапожников В. В., Сапожников Вл. В. Самотестируемая структура для функционального обнаружения отказов в комбинационных схемах // Автоматика и телемеханика. 1999. № 11. С. 162—174.
3. Morozov A., Saposhnikov V. V., Saposhnikov Vl. V., GoesselM. New self-checking circuits by use of Berger-codes // Proc. of the 6th IEEE Intern. On-Line Testing Workshop, Palma de Mallorca, Spain, 3—5 July, 2000. P. 171—176. DOI: 10.1109/OLT.2000.856626.
4. Гессель М., Морозов А. В., Сапожников В. В., Сапожников Вл. В. Логическое дополнение — новый метод контроля комбинационных схем // Автоматика и телемеханика. 2003. № 1. С. 167—176.
5. Saposhnikov V. V., Saposhnikov Vl. V., Morozov A., Goessel M., Osadchy G. Design of totally self-checking combinational circuits by use of complementary circuits // Proc. of the 2th IEEE East-West Design & Test Symp. (EWDTS'2004), Crimea, Ukraine, Sept. 15—17, 2004. P. 83—87.
6. Гессель М., Морозов А. В., Сапожников В. В., Сапожников Вл. В. Контроль комбинационных схем методом логического дополнения // Автоматика и телемеханика. 2005. № 8. С. 161—172.
7. Пивоваров Д. В. Организация систем функционального контроля комбинационных логических схем на основе метода логического дополнения по равновесному коду „1 из 5" // Автоматика на транспорте. 2017. Т. 3, № 4. С. 605—624.
8. Пивоваров Д. В. Построение систем функционального контроля многовыходных комбинационных схем методом логического дополнения по равновесным кодам // Автоматика на транспорте. 2018. Т. 4, № 1. С. 131—149.
9. Göessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concurrent Checking. Dordrecht: Springer Science+Business Media B.V., 2008. 184 p.
10. Sen S. K. A self-checking circuit for concurrent checking by 1-out-of-4 code with design optimization using constraint don't cares // National Conf. on Emerging Trends and Advances in Electrical Engineering and Renewable Energy (NCEEERE 2010), Sikkim, India, 22—24 Dec., 2010.
11. Das D. K., Roy S. S., Dmitriev A., Morozov A., Gössel M. Constraint don't cares for optimizing designs for concurrent checking by 1-out-of-3 codes // Proc. of the 10th Intern. Workshops on Boolean Problems, Freiberg, Germany, Sept., 2012. P. 33—40.
12. Согомонян Е. С., Слабаков Е. В. Самопроверяемые устройства и отказоустойчивые системы. М.: Радио и связь, 1989. 208 с.
13. Das D., Touba N. A. Synthesis of circuits with low-cost concurrent error detection based on Bose-Lin codes // J. of Electronic Testing: Theory and Applications. 1999. Vol. 15, iss. 1—2. P. 145—155. DOI: 10.1023/A:1008344603814.
14. Das D., Touba N. A. Weight-based codes and their application to concurrent error detection of multilevel circuits // Proc. of the 17th IEEE VLSI Test Symp., Dana Point, USA, April 25—29, 1999. P. 370—376.
15. Mitra S., McCluskey E. J. Which concurrent error detection scheme to choose? // Proc. of Intern. Test Conf., Atlantic City, USA, 3—5 Oct. 2000. P. 985—994. DOI: 10.1109/TEST.2000.894311.
16. Гаврилов С. В., Гуров С. И., Жукова Т. Д., Рыжова Д. И. Применение теории кодирования для повышения помехозащищенности комбинационных схем // Информационные технологии. 2016. Т. 22, № 12. С. 931—937.
17. Тельпухов Д. В., Деменева А. И., Жукова Т. Д., Гуров С. И. Схема функционального контроля для комбинационных схем на основе R-кода // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2018. № 4. С. 98—104.
18. Stempkovskiy A., Telpukhov D., Gurov S., Zhukova T., Demeneva A. R-code for concurrent error detection and correction in the logic circuits // IEEE Conf. of Russian Young Researchers in Electrical and Electronic Engineering (EIConRus), 29 Jan.—1 Febr. 2018, Moscow, Russia. P. 1430—1433. DOI: 10.1109/EIConRus.2018.8317365.
19. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды с суммированием для систем технического диагностирования. Т. 1. Классические коды Бергера и их модификации. М.: Наука, 2020. 383 с.
20. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Построение полностью самопроверяемых структур систем функционального контроля с использованием равновесного кода „1 из 3" // Электронное моделирование. 2016. Т. 38, № 6. С. 25—43.
21. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Построение самопроверяемых структур систем функционального контроля на основе равновесного кода „2 из 4" // Проблемы управления. 2017. № 1. С. 57—64.
22. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В., Пивоваров Д. В. Метод логического дополнения на основе равновесного кода „1 из 4" для построения полностью самопроверяемых структур систем функционального контроля // Электронное моделирование. 2017. Т. 39, № 2. С. 15—34.
23. Гессель М., Дмитриев А. В., Сапожников В. В., Сапожников Вл. В. Обнаружение неисправностей в комбинационных схемах с помощью самодвойственного контроля // Автоматика и телемеханика. 2000. № 7. С. 140—149.
24. Гессель М., Морозов А. А., Сапожников В. В., Сапожников Вл. В. Построение самопроверяемых комбинационных схем на основе свойств самодвойственных функций // Автоматика и телемеханика. 2000. № 2. С. 151—163.
25. Сапожников В. В., Сапожников Вл. В., Гессель М. Самодвойственные дискретные устройства. СПб: Энергоатомиздат, 2001. 331 с.
26. Efanov D., Sapozhnikov V., Sapozhnikov Vl., Osadchy G., Pivovarov D. Self-dual complement method up to constant-weight codes for arrangement of combinational logical circuits concurrent error-detection systems // Proc. of the 17th IEEE East-West Design & Test Symp. (EWDTS'2019), Batumi, Georgia, Sept. 13—16, 2019. P. 136—143. DOI: 10.1109/EWDTS.2019.8884398.
27. Ефанов Д. В., Сапожников В. В., Сапожников Вл. В., Пивоваров Д. В. Метод функционального контроля комбинационных логических устройств на основе самодвойственного дополнения до равновесных кодов // Электронное моделирование. 2020. Т. 42, № 3. С. 27—52. DOI: 10.15407/emodel.42.03.027.
28. Сапожников В. В., Сапожников Вл. В. Самопроверяемые дискретные устройства. СПб: Энергоатомиздат, 1992. 224 с.
29. Piestrak S. J. Design of Self-Testing Checkers for Unidirectional Error Detecting Codes. Wroclaw: Oficyna Wydawnicza Politechniki Wroclavskiej, 1995. 111 p.
30. Аксёнова Г. П. Необходимые и достаточные условия построения полностью проверяемых схем свертки по модулю 2 // Автоматика и телемеханика. 1979. № 9. С. 126—135.
31. Ефанов Д. В. Некоторые особенности обнаружения ошибок равномерными неразделимыми кодами // Изв. вузов. Приборостроение. 2019. Т. 62, № 7. С. 621—631. DOI: 10.17586/0021-3454-2019-62-7-621-631.
32. Efanov D. V., Sapozhnikov V. V., Sapozhnikov Vl. V., Pivovarov D. V. The synthesis conditions of completely self-testing embedded-control circuits based on the Boolean complement method to the „1 -out-of-m" constant-weight code // Automatic Control and Computer Sciences. 2020. Vol. 54, iss. 2. P. 89—99. DOI: 10.3103/S0146411620020042.
33. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды Хэмминга в системах функционального контроля логических устройств. СПб: Наука, 2018. 151 с.
34. Sequential circuit design using synthesis and optimization / E. M. Sentovich, K. J. Singh, C. Moon, H. Savoj, R. K. Brayton, A. Sangiovanni-Vincentelli // Proc. IEEE Intern. Conf. on Computer Design: VLSI in Computers & Processors, 11—14 Oct. 1992. Cambridge, USA. P. 328—333. DOI: 10.1109/ICCD.1992.276282.
35. Kunz W., Menon P. R. Multi-level logic optimization by implication analysis // Proc. of IEEE/ACM Intern. Conf. on Computer Aided Design (ICCAD'94), San Jose, USA, Nov. 1994. P. 6—13.
36. Zakrevskij A., Pottosin Yu., Cheremisinova L. Optimization in Boolean Space. Tallinn: TUT Press, 2009. 241 p.
Сведения об авторах
Валерий Владимирович Сапожников — д-р техн. наук, профессор; Петербургский государственный университет путей сообщения Императора Александра I, кафедра автоматики и телемеханики на железных дорогах; E-mail: [email protected]
Владимир Владимирович Сапожников — д-р техн. наук, профессор; Петербургский государственный университет путей сообщения Императора Александра I, кафедра автоматики и телемеханики на железных дорогах; E-mail: [email protected]
Дмитрий Викторович Ефанов — д-р техн. наук, доцент; Российский университет транспорта, ка-
федра автоматики, телемеханики и связи на железнодорожном транспорте; Санкт-Петербургский политехнический университет Петра Великого; Высшая школа транспорта Института машиностроения, материалов и транспорта; профессор; E-mail: [email protected]
Поступила в редакцию 21.11.2020 г.
Ссылка для цитирования: Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Синтез самопроверяемых схем
встроенного контроля на основе логического дополнения до равновесного кода „2 из 5"// Изв. вузов. Приборостроение. 2021. Т. 64, № 3. С. 163—175.
SYNTHESIS OF SELF-CHECKING BUILT-IN CONTROL CIRCUITS BASED ON LOGICAL COMPLEMENT TO THE EQUILIBRIUM TWO-OUT-OF-FIVE CODE
V. V. Sapozhnikov1, Vl. V. Sapozhnikov1, D. V. Efanov2
1Emperor Alexander I St. Petersburg State Transport University, 190031, St. Petersburg, Russia 2Russian University of Transport, 127994, Moscow, Russia, Peter the Great St. Petersburg Polytechnic University, 195251, St. Petersburg, Russia
E-mail: [email protected]
A method for organizing self-checking built-in control circuits for automation and computing devices, based on the method of logical complement to the equilibrium two-out-of-five code, is presented. A procedure for completing the definition of the control functions of a logical complement is proposed, which makes it possible to provide the formation of complete tests for the transformation elements and the tester in the built-in control circuit; this ensures the most even distribution of working combinations between all test combinations for all elements of the control scheme. The minimum number of working combinations required for a complete check of the elements of the built-in control circuit is six, which is 18,75 % of the total number of working combinations. The proposed method for obtaining the values of the control functions of the complement is based on the functional dependence of the control and operating functions of the diagnostic object, which ensures the simplicity of its automation and integration into the means of computer-aided design of digital computing systems.
Keywords: self-checking computing devices and systems, built-in control circuit, control of calculations, logical complement method, equilibrium code, two-out-of-five code, testability of components
REFERENCES
1. Saposhnikov Vl.V., Dmitriev A., Goessel M., Saposhnikov V.V. Proceedings of 14th IEEE VLSI Test Symposium, USA, Princeton, 1996, pp. 162-168.
2. Gessel M., Dmitriev A.V., Sapozhnikov V.V., Sapozhnikov Vl. V. Automation and Remote Control,
1999, no. 11, pp. 162-174. (in Russ.)
3. Morozov A., Saposhnikov V.V., Saposhnikov Vl.V., Goessel M. Proceedings of 6th IEEE International On-Line Testing Workshop, Palma de Mallorca, Spain, 3-5 July 2000, pp. 171-176, DOI: 10.1109/OLT.2000.856626.
4. Gessel M., Morozov A.V., Sapozhnikov V.V., Sapozhnikov Vl.V. Automation and Remote Control, 2003, no. 1(64), pp. 153-161.
5. Saposhnikov V.V., Saposhnikov Vl.V., Morozov A., Goessel M., Osadchy G. Proceedings of 2th IEEE East-West Design & Test Symposium (EWDTS'2004), Crimea, Ukraine, September 15-17, 2004, pp. 83-87.
6. Goessel M., Morozov A.V., Sapozhnikov V.V., Sapozhnikov Vl.V. Automation and Remote Control, 2005, no. 8(66), pp. 1336-1346.
7. Pivovarov D.V. Automation on transport, 2017, no. 4(3), pp. 605-624. (in Russ.)
8. Pivovarov D.V. Automation on transport, 2018, no. 1(4), pp. 131-149. (in Russ.)
9. Göessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concurrent Checking: Edition 1, Dordrecht: Springer Science+Business Media B.V., 2008, 184 p.
10. Sen S.K. National Conference on Emerging Trends and Advances in Electrical Engineering and Renewable Energy (NCEEERE 2010), Sikkim Manipal Institute of Technology, Sikkim, India, December 22-24, 2010.
11. Das D.K., Roy S.S., Dmitriev A., Morozov A., Gössel M. Proceedings of the 10th International Workshops on Boolean Problems, Freiberg, Germany, September, 2012, pp. 33-40.
12. Sogomonyan E.S., Slabakov E.V. Samoproveryaemye ustroystva i otkazoustoychivye sistemy (The Self-Checked Devices and Failure-Safe Systems), Moscow, 1989, 208 р. (in Russ.)
13. Das D., Touba N.A. Journal of Electronic Testing: Theory and Applications, 1999, no. 1-2(15), pp. 145-155, DOI: 10.1023/A:1008344603814.
14. Das D., Touba N.A. Proceedings of the 17th IEEE VLSI Test Symposium, USA, CA, Dana Point, April 25-29, 1999, pp. 370-376.
15. Mitra S., McCluskey E.J. Proceedings of International Test Conference, 2000, USA, Atlantic City, NJ, October 03-05, 2000, pp. 985-994, DOI: 10.1109/TEST.2000.894311.
16. Gavrilov S.V., Gurov S.I., Zhukova T.D., Ryzhova D.I. Informatsionnyye tekhnologii, 2016, no. 12(22), pp. 931-937. (in Russ.)
17. Tel'pukhov D.V., Demeneva A.I., Zhukova T.D., Gurov S.I. Problemyrazrabotkiperspektivnykh mikro-i nanoelektronnykh sistem (MES), 2018, no. 4, pp. 98-104. (in Russ.)
18. Stempkovskiy A., Telpukhov D., Gurov S., Zhukova T., Demeneva A. 2018 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (EIConRus), 29 January-1 February 2018, Moscow, Russia, pp. 1430-1433, DOI: 10.1109/EIConRus.2018.8317365.
19. Sapozhnikov V.V., Sapozhnikov Vl.V., Efanov D.V. Kody s summirovaniyem dlya sistem tekhni-cheskogo diagnostirovaniya. Tom 1: Klassicheskiye kody Bergera i ikh modifikatsii (Summed Codes for Technical Diagnostic Systems. Volume 1: Classical Berger Codes and Their Modifications), Moscow, 2020, 383 р. (in Russ.)
20. Sapozhnikov V.V., Sapozhnikov Vl.V., Efanov D.V. Electronic Modeling, 2016, no. 6(38), pp. 25-43.
21. Sapozhnikov V.V., Sapozhnikov Vl.V., Efanov D.V. Control Sciences, 2017, no. 1, pp. 57-64. (in Russ.)
22. Sapozhnikov V.V., Sapozhnikov Vl.V., Efanov D.V., Pivovarov D.V. Electronic Modeling, 2017, no. 2(39), pp. 15-34.
23. Gessel' M., Dmitriev A.V., Sapozhnikov V.V., Sapozhnikov Vl.A. Automation and Remote Control,
2000, no. 7, pp. 1192-1200.
24. Sapozhnikov V.V., Sapozhnikov Vl.V., Gessel' M., Morozov A.A. Automation and Remote Control, 2000, no. 2, pp. 318-329.
25. Saposhnikov V.V., Saposhnikov Vl.V., Göessel M. Samodvoystvennyye diskretnyye ustroystva (Self-Dual Discrete Devices), St. Petersburg, 2001, 331 р. (in Russ.)
26. Efanov D., Sapozhnikov V., Sapozhnikov Vl., Osadchy G., Pivovarov D. Proceedings of 17th IEEE East-West Design & Test Symposium (EWDTS'2019), Batumi, Georgia, September 13-16, 2019, pp. 136-143, DOI: 10.1109/EWDTS.2019.8884398.
27. Efanov D.V., Sapozhnikov V.V., Sapozhnikov Vl.V., Pivovarov D.V. Electronic Modeling, 2020, no. 3(42), pp. 27-52, DOI: 10.15407/emodel.42.03.027. (in Russ.)
28. Sapozhnikov V.V., Sapozhnikov Vl.V. Samoproveryaemye diskretnyye ustroystva (Self-Checked Discrete Devices), St. Petersburg, 1992, 224 р. (in Russ.)
29. Piestrak S.J. Design of Self-Testing Checkers for Unidirectional Error Detecting Codes, Wroclaw, Oficyna Wydawnicza Politechniki Wroclavskiej, 1995, 111 p.
30. Aksenova G.P. Automation and Remote Control, 1979, no. 9, pp. 126-135. (in Russ.)
31. Efanov D.V. Journal of Instrument Engineering, 2019, no. 7(62), pp. 621-631, DOI: 10.17586/00213454-2019-62-7-621-631.
32. Efanov D.V., Sapozhnikov V.V., Sapozhnikov Vl.V., Pivovarov D.V. Automatic Control and Computer Sciences, 2020, no. 2(54), pp. 89-99, DOI: 10.3103/S0146411620020042.
33. Sapozhnikov V.V., Sapozhnikov Vl.V., Efanov D.V. Kody Khemminga v sistemakh funktsional'nogo kontrolya logicheskikh ustroystv (Hamming Codes in Logic Devices Functional Control Systems), St. Petersburg, 2018, 151 р. (in Russ.)
34. Sentovich E.M., Singh K.J., Moon C., Savoj H., Brayton R.K., Sangiovanni-Vincentelli A. Proceedings IEEE International Conference on Computer Design: VLSI in Computers & Processors, October 11-14 1992, Cambridge, MA, USA, pp. 328-333, DOI: 10.1109/ICCD.1992.276282.
35. Kunz W., Menon P.R. Proceedings of IEEE/ACM International Conference on Computer Aided Design (ICCAD'94), San Jose, CA, November, 1994, pp. 6-13.
36. Zakrevskij A., Pottosin Yu., Cheremisinova L. Optimization in Boolean Space, Tallinn, TUT Press, 2009, 241 p.
Data on authors
— Dr. Sci., Professor; Emperor Alexander I St. Petersburg State Transport University, Department of Automation and Remote Control on Railways; E-mail: [email protected]
— Dr. Sci., Professor; Emperor Alexander I St. Petersburg State Transport University, Department of Automation and Remote Control on Railways; E-mail: [email protected]
— Dr. Sci., Associate Professor; Russian University of Transport; Department of Automation, Remote Control, and Communication in Railway Transport; Peter the Great St. Petersburg Polytechnic University, Higher School of Transport of the Institute of Machinery, Materialls and Transport, Professor; E-mail: [email protected]
For citation: Sapozhnikov V. V., Sapozhnikov Vl. V., Efanov D. V. Synthesis of self-checking built-in control circuits based on logical complement to the equilibrium two-out-of-five code. Journal of Instrument Engineering. 2021. Vol. 64, N 3. P. 163—175 (in Russian).
DOI: 10.17586/0021-3454-2021-64-3-163-175
Valery V. Sapozhnikov Vladimir V. Sapozhnikov Dmitry V. Efanov
