Размещение элементов СБИС на основе раздельной оптимизации площади и задержек Текст научной статьи по специальности «Компьютерные и информационные науки»

Краткие сообщения

С.А. Степаненко РАЗМЕЩЕНИЕ ЭЛЕМЕНТОВ СБИС НА ОСНОВЕ РАЗДЕЛЬНОЙ ОПТИМИЗАЦИИ ПЛОЩАДИ И ЗАДЕРЖЕК*

Задержки между соединениями сейчас являются главным фактором для синхронизации замыканий, и проектировщики интегральных схем нуждаются в надежной физической информации на ранних этапах проектирования. В такой ситуации планирование микросхемы стало критическим шагом в ходе проектирова-

,

предшествующего традиционному физическому проектированию.

Важность задержек между соединениями привела к необходимости добавления дополнительного критерия оптимизации, такого как минимизация длины проводников. Тем не менее, минимизация длины проводников больше не является достаточной для моделирования задержек между соединениями. Нужно получить , -печить непротиворечивую оценку задержки. Необходимо прилагать больше усилий для минимизации задержки.

Некоторые алгоритмы учитывают глобальную трассировку прямо в течение . , -зависят от эффективности минимизации площади. Более того, хотя добавление критерия оптимизации довольно просто с такими методами оптимизации как, на, , -мизационными критериями обычно означает сильное уменьшение качества результатов и (или) производительности по сравнению с оптимизацией однокритериальной целевой функции. По этой причине стараются избегать многокритериальной .

Как показывают исследования, не обязательно оптимизировать площадь и .

Так как задержка между соединениями становится главным ограничением в , , -нимизации задержки, используя модель RC-дерева задержки Элмора (Elmore). Минимизация задержки все еще вопрос размещения блоков, когда мы только рассматриваем глобальную трассировку, определяемую деревьями Штейнера. Поэто-, , , -, , , -. , -, - -ских размеров микросхемы, чтобы производить управляемые размещения. Типич-, , больше по сравнению с лучшей доступной площадью (определяемой суммой пло-). , может сосредоточиться на минимизации задержки.

Г енетический алгоритм позволяет легко объединять различные критерии, в то время как выполняется глобальная оптимизация. Оптимизированная по задерж, -.

* Работа выполнена при поддержке РФФИ, грант № 03-01-00336

Известия ТРТУ

Тематический выпуск

После этой фазы оптимизации по площади решения могут быть оправлены обратно в блок оптимизации по задержке, если различные требования пользователя не удовлетворены.

Условие разделения фазы оптимизации площади и задержки заключается в том, что качество оптимизированных по задержке структур не уничтожается оптимизацией по площади. Эта фаза постобработки сталкивает нас с необходимостью определить понятие сходства в контексте глобальной трассировки. Это требование , -ское сходство с решениями, изначально оптимизированными по задержке.

Для формально определения топологического сходства используется модель ,

множестве графовых отношений. Существует 3 класса подобия. Эти отношения и их свойства создают новую структуру для независимой оптимизации площади решений, оптимизированных по задержке.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Oliver Peyran, Zheng Zeng, Wenjun Zhuang “Area optimization of delay-optimized structures using Intrinsic Constraint Graphs”. IEEE Trans. Computer-Aided Design, vol 23, NO 6, June 2204.

2. Chen H.M., Zhou H., Young F.Y., Wong D.F., Yang H.H. and Sherwani N. “Integrated floor-planning and interconnect planning”, in Proc. ICCAD, 1999, pp. 354-357.

..

ОБ УЧЕТЕ ПАРАЗИТЫХ ПОМЕХ ПРИ ТРАССИРОВКЕ КАНАЛА*

Основными аспектами развития современной микроэлектроники в настоящее время являются уменьшение геометрических размеров элементов СБИС (130 ), ( )

( 1 ) 3. ,

основных трудностей при конструкторском проектировании микросхем является так называемый эффект паразитных помех, приводящий к неадекватному поведению схемы на больших частотах. Он может проявляться в основном в виде двух следующих воздействий: вызывая наводки шума в неактивных линиях; изменяя

4.

в работе уже готового устройства, требуя ввода дополнительных циклов проектирования и дорогостоящую ручную корректировку, тем самым, увеличивая срок производства и цену СБИС. Это вызвало большой интерес к работам в области анализа паразитных помех и разработки методов проектирования с учетом этого .

Эффект паразитных помех может быть точно измерен только при наличии информации о физическом расположении проводников (распределение по слоям и магистралям) и их параметрах, то есть на этапе детальной трассировки. Следова-

, -ся очень высокие требования.

В опубликованных методах 1,2 используется либо очень подробный анализ эффекта паразитных помех, увеличивающий временную сложность алгоритма,

* Работа выполнена при поддержке РФФИ, грант № 03-01-00336