Научная статья на тему 'Обеспечение помехоустойчивости устройства формирования временных интервалов бортовой вычислительной и управляющей системы'

Обеспечение помехоустойчивости устройства формирования временных интервалов бортовой вычислительной и управляющей системы Текст научной статьи по специальности «Электротехника, электронная техника, информационные технологии»

CC BY
207
19
i Надоели баннеры? Вы всегда можете отключить рекламу.
Ключевые слова
УСТРОЙСТВО ФОРМИРОВАНИЯ ВРЕМЕННЫХ ИНТЕРВАЛОВ / КОНТРОЛЬ ПЛАВНОСТИ СЧЕТА / КОД ГРЕЯ / ПАРАЗИТНАЯ ГЕНЕРАЦИЯ

Аннотация научной статьи по электротехнике, электронной технике, информационным технологиям, автор научной работы — Головина Е.С., Логинов А.Ю., Придачкин Д.Г., Шустов А.Л.

При разработке бортовых вычислительных и управляющих систем ставится задача надежного формирования временных интервалов при условии воздействия внешних дестабилизирующих факторов. Исследованы методы и способы обеспечения помехоустойчивости формирователей временных интервалов в вычислительных и управляющих системах. Разработана структурная схема устройства формирования временных интервалов для применения в составе бортовой вычислительной управляющей системы ответственного применения. Реализована модель и проведено моделирование устройства формирования временных интервалов. Результаты моделирования подтвердили правильность выбранных методов обеспечения надежности. Полученные данные позволяют реализовать надежное устройство формирования временных интервалов в базисе программируемой логики и применить его в составе бортовой вычислительной управляющей системы. Основой устройства является счетчик в коде Грея со схемой контроля четности, устойчивый к воздействию помех в режиме хранения информации и с исключением паразитной генерации при отказах элементов. Время восстановления счетчика после сбоя не превышает двух интервалов счета.

i Надоели баннеры? Вы всегда можете отключить рекламу.

Похожие темы научных работ по электротехнике, электронной технике, информационным технологиям , автор научной работы — Головина Е.С., Логинов А.Ю., Придачкин Д.Г., Шустов А.Л.

iНе можете найти то, что вам нужно? Попробуйте сервис подбора литературы.
i Надоели баннеры? Вы всегда можете отключить рекламу.

Текст научной работы на тему «Обеспечение помехоустойчивости устройства формирования временных интервалов бортовой вычислительной и управляющей системы»

научно-практической конференции студентов, магистрантов, аспирантов и молодых ученых VII «Нугаев-ские чтения», 5-6.12.14 г. -С. 356-357

4. Вяткина И.В. "Русский язык и культура речи" - средство формирования коммуникативной компе-тентности/Вяткина И.В.// Труды международного симпозиума Надежность и качество. Т. 1. 2008. С. 160161.

5. Вяткина И.В., Курзякова А.А.Проблемно-информационный подход в образовании как один из способов повышения познавательной активности студентов./ Проблемно-информационный подход к реализации целей современного образования: вопросы теории и практики. Сборник материалов XI международной научно-практической конференции. Отв. ред. Л.И. Колесник. Нижневартовск, 2016. С. 9-11.

6. Вяткина И.В., Курзякова А.А. Влияние интерактивной образовательной среды на интенсивность учебного процесса на уроках "Технология"//Педагогика, психология и обществознание. сборник статей Международной научно-технической конференции/ под общей редакцией М.Г. Шалыгина. Брянск, 2014. -С. 15-19.

7.Вяткина И.В. Информационно-коммуникативные технологии как способ интенсификации образовательного процесса бакалавров в технологическом университете/И.В. Вяткина //Вестник Казанского технологического университета. -Т. 17. -№11. -2014. -С. 224-229.

УДК 004.312.43

Головина Е.С., Логинов А.Ю., Придачкин Д.Г., Шустов А.Л.

ФГУП «Российский федеральный ядерный центр - Всероссийский научно-исследовательский институт технической физики имени академика Е. И. Забабахина», Снежинск, Россия

ОБЕСПЕЧЕНИЕ ПОМЕХОУСТОЙЧИВОСТИ УСТРОЙСТВА ФОРМИРОВАНИЯ ВРЕМЕННЫХ ИНТЕРВАЛОВ БОРТОВОЙ ВЫЧИСЛИТЕЛЬНОЙ И УПРАВЛЯЮЩЕЙ СИСТЕМЫ

При разработке бортовых вычислительных и управляющих систем ставится задача надежного формирования временных интервалов при условии воздействия внешних дестабилизирующих факторов. Исследованы методы и способы обеспечения помехоустойчивости формирователей временных интервалов в вычислительных и управляющих системах. Разработана структурная схема устройства формирования временных интервалов для применения в составе бортовой вычислительной управляющей системы ответственного применения. Реализована модель и проведено моделирование устройства формирования временных интервалов. Результаты моделирования подтвердили правильность выбранных методов обеспечения надежности. Полученные данные позволяют реализовать надежное устройство формирования временных интервалов в базисе программируемой логики и применить его в составе бортовой вычислительной управляющей системы. Основой устройства является счетчик в коде Грея со схемой контроля четности, устойчивый к воздействию помех в режиме хранения информации и с исключением паразитной генерации при отказах элементов. Время восстановления счетчика после сбоя не превышает двух интервалов счета.

Ключевые слова:

УСТРОЙСТВО ФОРМИРОВАНИЯ ВРЕМЕННЫХ ИНТЕРВАЛОВ, ГЕНЕРАЦИЯ

Надежное формирование временных интервалов в составе бортовых вычислительных управляющих систем является актуальной задачей, особенно в условиях воздействия внешних дестабилизирующих факторов. При исследовании возможности создания бортовой вычислительной управляющей системы был проведен анализ схемотехнических решений по обеспечению помехоустойчивости и, как следствие, надежности формирования временных интервалов. Устройство формирования временных интервалов предназначено для функционирования в составе периферийного контроллера, выполненного на основе однокристальной ЭВМ (ОЭВМ) и микросхеме программируемой логики. Применение микросхем программируемой логики позволяет создавать для бортовых вычислительных управляющих систем функциональные элементы с высокими характеристиками надежности [1].

Устройство формирования временных интервалов должно в основном содержать делитель частоты и счетчик импульсов. Описание методов повышения помехозащищенности временных устройств подробно рассматривается в [2-4].

Одиночные отказы элементов делителя частоты возможны при отсутствии перехода отдельных триггеров в исходное состояние и при уменьшения коэффициента деления. Исключение одиночных отказов элементов делителя частоты может быть достигнуто при использовании принципа мажоритирования, что требует дополнительных схемотехнических затрат. Так как вероятность отказа одного канала делителя частоты, невелика по сравнению с вероятностью отказа счетчика импульсов, то можно использовать два канала делителя частоты со схемой выделения нижней из двух выходных частот каналов делителя. При этом исключается влияние повышения частоты и изменения начальной фазы сигнала на выходе любого из двух каналов на параметры выходных сигналов. Однако в этом случае отказ любого канала деления частоты, характеризующийся установлением постоянного уровня выходного сигнала, приводит к отказу делителя в целом.

Нормальное функционирование схемы выделения нижней частоты в составе делителей может быть обеспечено за счет временного запрета его пере-

КОНТРОЛЬ ПЛАВНОСТИ СЧЕТА, КОД ГРЕЯ, ПАРАЗИТНАЯ

ключения быстрого канала до соответствующего изменения сигнала на выходе медленного канала, что обеспечивает взаимную синхронизацию каналов и исключает появление на их выходах полностью противофазных сигналов. Однако при этом наблюдается сдвиг начальной фазы выходного сигнала быстрого канала делителя при уменьшении коэффициента деления одного из каналов вследствие отказов элементов.

Длительность выходных импульсов задается гарантированным сдвигом фазы выходных импульсов канальных делителей частоты. При этом момент начала выходного импульса определяется опережающим каналом, переключающим выходной триггер в состояние логической «1», а момент окончания выходного импульса - отстающим каналом, вызывающим срабатывание схемы выделения нижней частоты и переключение выходного триггера в состояние логического «0». Сдвиг фаз в представленной схеме обеспечивается путем уменьшения модуля счета (коэффициента деления) в опережающем канале.

Схема делителя частоты, кроме схемы выделения нижней частоты, содержит мажоритарный элемент. При нормальной работе обоих каналов делителя частоты на выходе схемы выделения нижней частоты присутствует сигнал, инверсный входному, который не мешает функционированию делителя. При отказе одного из каналов на выходе схемы выделения нижней частоты установится логический уровень, инверсный логическому уровню выходного сигнала отказавшего канала, и через мажоритарный элемент будут проходить сигналы исправного канала делителя.

При повышении в два раза частоты одного из каналов делителя на выход схемы выделения нижней частоты будут проходить сигналы отрицательной полярности (относительно уровня логической «1») с частотой исправного канала и длительностью импульса неисправного канала. Частота сигналов на выходе мажоритарного элемента будет равна частоте исправного канала, длительность импульса увеличится на длительность импульса неисправного канала за счет смещения фронта. Для уменьшения вероятности сбоя скважность импульсов на выходе делителя частоты составляет К/2, где К - коэффициент деления.

В устройствах формирования временных интервалов наиболее предпочтительным является применение счетчиков в отраженном двоичном коде (коде Грея). Характерной особенностью счетчиков в отраженном двоичном коде является переключение любым счетным импульсом триггера только одного разряда. При этом каждый нечетный импульс вызывает переключение триггера первого разряда, а каждый четный импульс - переключение триггера одного из старших разрядов, следующего за младшим из разрядов, находящихся в состоянии логической «1». Схема анализа строится на основе логических элементов суммирования по модулю 2. При этом если в счетчике записано число, содержащее четное число единиц, то ближайший нечетный им-

пульс направляется на переключение первого разряда, в противном случае ближайший четный импульс направляется на переключение одного из старших разрядов. Исключение триггерного устройства нулевого разряда позволяет осуществлять переключение каждым счетным импульсом только одного триггерного устройства. При этом счетчик продолжает работать в режиме сложения в случае отказа триггерного устройства любого разряда. Возможность возникновения паразитной генерации при отказах элементов схемы счетчика парируется запрещением формирования счетного импульса.

В результате анализа методов повышения помехоустойчивости разработана схема электрическая структурная устройства формирования временных интервалов представленная на рисунке 1.

Набор

регистров

Схема контроля плавности

\

/

Рисунок 1 - Схема электрическая структурная устройства формирования временных интервалов

Устройство формирования временных интервалов состоит из делителя частоты, счетчика, дешифратора адреса, схемы управления, набора регистров и схемы контроля плавности счета. Набор регистров предназначен для хранения значений счетчика, значения временной уставки и значения предварительной загрузки счетчика. Схема контроля плавности проверяет условие: 6(0 - 2(1 -1) = 1, где 0(1) - текущее значение счетчика; 0(1-1) -предыдущее значение счетчика.

Также схема контроля плавности проверяет условие равенства текущего значения счетчика и значения остановки счета. Схема управления необ-

0 • • • 7

0 • • • 7

0 • • • 7

М2

ходима для контроля ошибок, выработки определенных команд, а также для выработки прерывания ОЭВМ.

Устройство формирования временных интервалов содержит схему проверки вектора четности, содержащую регистр состояния, регистр текущего значения счета и регистр предыдущего значения счета. В регистрах имеется схема контроля достоверности с повышенной вероятностью обнаружения групповых ошибок в режиме хранения. Во время хранения с каждым тактом опорной частоты вектор четности вычисляется заново и сравнивается с сохраненным значением. В случае несовпадения на схему управления выдается сигнал об ошибке. Схема проверки вектора четности приведена на рисунке 2.

М2

Сигнал записи

> 0

Схема сравнения

Ошибка -►

Рисунок 2 - Схема проверки вектора четности

7

По результатам выбора структуры и способов обеспечения надежности формирования временных интервалов на языке описания цифровых схем реализована модель устройства. Проведено поведенческое моделирование реакции устройства на вносимые ошибки. Проверена реакция составных частей устройства при ошибке записи и хранения в регистре текущего и предыдущего значения счета, при ошибке счета, при достижении значения окончания

счета и при предварительной загрузке значения в счетчик.

Во время хранения с каждым тактом опорной частоты вектор четности вычисляется заново и сравнивается с сохраненным. В случае несовпадения на схему управления выдается сигнал об ошибке в регистре. На рисунке 3 представлена временная диаграмма работы счетчика при ошибке хранения в регистре текущего значения счета.

П '

ГУ'

а' е*>

elk

q

sbros_counter

err_detected_s

dk_en_s

err_plav

errO

errl

generate_error

status

d_rgO

d_rgl

reg a

regb

upr

preload

restore

restore_dock

wr_reg

'A'rjgu

wr_rgl

г_п_ги П_П_П LTLTU п_п_п LTLTU п_п_г LTLTL TLTLT LTLTU TLTLT LT

(00002 000003 too ,, 1000002 000003 1000004

l_ J

1

1

гп

00000000 loo юс 100 looiooooo 00000000

000001 Ю00003 I0000FF loooo: 2 Ю00003

000002 loo 11004

000002 loooo: 3 bo мог loooo: 3 00000'

000001 I0000E 2 00000:

1

1 1

Г P-,

1 1 I- 1 1

1 1 1- 1 1

-1—

—г-;—:— —г-г-;— Ц-;—Н Ц-;—H . 1 1— Ц-;—H

Рисунок 3

Временная диаграмма работы счетчика при ошибке хранения в регистре текущего значения счета

Схема контроля выдает ошибку плавности, которая возможна при неправильной записи в регистры либо при ошибке счета. Счетчик сбрасывается в ноль, затем начинает счет с предыдущего верного значения, хранящегося в регистре счетчика. В случае выполнения условия схемой контроля выдается сигнал плавности в схему управления, который не прерывает работу счетчика. На рисунке 4 представлена временная диаграмма работы счетчика при ошибке записи в регистр.

Сбой счетчика в режиме счета обнаруживается схемой анализа четности, в результате схема контроля плавности выдает ошибку. Счетчик сбрасывается в ноль и начинает счет со значения, хранящегося в регистре счетчика, в который предпоследний раз была произведена запись. Временная диаграмма работы счетчика при ошибке счета представлена на рисунке 5.

4

D у

a-J ♦

а' а'

ей ей а'

elk Ч

data_err

iНе можете найти то, что вам нужно? Попробуйте сервис подбора литературы.

oshibka

sbrosjiounter

err_detected_s

dk_en_s

err_plav

errO

errl

status

d_rgO

d_rgl

rega

regb

upr

preload

restore

restore_clock

wr_reg

wr_rgO

[UTUT LTUTU rurur LTLTL TLTLT LTLTL П_Т_Т LTUTU rurur LTLTL TLTL

000002 000003 loo... bo 3002 Юооо: 3 000004

000002 1022001 Ь 00... loo... bo 3002 Шооо: 3 000004

_l L

1_1

И 1

J

00000000 Ю010. . looiooooo loooo: 000

000001 1022001 Ь00002 000003

000002 boooi

1000002 102200 l Ш00002 Ю00003 b:

1000001 looooo 2 b:

T

1 1

~~1 1 1 1 1 -1 |-

1 1 1 1 -1

—1 |-

1500 ns 200 1.1 1 1 1 1 1 1 1.1 III П5 2500 П5 300 ns

' US*

Рисунок 4

Временная диаграмма работы счетчика при ошибке записи в регистр текущего значения счета

Разработанное устройство содержит делитель частоты делитель частоты с дублированием счета и ожиданием более медленного канала счета и счетчик, устойчивый к воздействию помех в режиме хранения информации, и с исключением паразитной

генерации при отказах элементов. Счетчик основан на применении кода Грея и содержит схему контроля четности. Время восстановления счетчика после сбоя не превышает двух интервалов счета.

4 elk □ ' Ч Л sign J sbrosjiounter J err_detected_s Л dk_en_s J err_plav A errO Л errl B-J status _г

000003 I Й00005 000000 loo 0003 I0000E 4

1

r

1 1

1

1

00000000 100010000 00100000 100., ,100111 010 В00000Е

B-J d_rgO B-J d rgl 000003

000002 loooo: 5 Koooot 4

П y rega 000003 000005 000004

regb Л upr J preload Л restore J restore clock J wr reg Л 'Л'ггди J wr rgl 000002 000003

r

r 1

1

1 1

1 1 1 1

1 1 1 1

-' 11 ♦ Now ......... 320 ns 340 3 ns 360 ns 380 ns 400 ns

Рисунок 5 - Временная диаграмма работы счетчика при ошибке счета

Результаты моделирования разработанного ровании сбоев и позволяют использовать его в ка-устройства формирования временных интервалов честве 1Р-блока на базе ПЛИС в бортовой вычис-подтвердили ожидаемые характеристики при пари- лительной и управляющей системе ответственного

применения.

ЛИТЕРАТУРА

1. Применение радиационно-стойкой ПЛИС в бортовой аппаратуре специального назначения. /А.В. Ключников, Н.А. Кузьминых, Е.О. Уфимцева, В.О. Туляков. Труды Международного симпозиума Надежность и качество. 2016. № 2. С. 141-143.

2. Шишкин Г.И. Помехозащищенные цифровые устройства. Саров: РФЯЦ-ВНИИЭФ. 1999. 317 с.

3. Шишкин Г.И. Обеспечение помехоустойчивости цифровых систем. Саров: РФЯЦ-ВНИИЭФ. 2004. 317 с.

4. Шишкин Г.И., Гончаров С.Н. Функциональные устройства цифровых систем: Монография. /Под ред. А.П. Мартынова. Саров: ФГУП «РФЯЦ-ВНИИЭФ». 2011. 350 с.

УДК 621-396

Гречишников В.М., Теряева О.В.

ФГАОУ ВО «Самарский государственный аэрокосмический университет имени академика С.П. Королева (национальный исследовательский университет)» (СГАУ), Самара, Россия

РЕГУЛИРУЕМЫЕ АТТЕНЮАТОРЫ ВОЛОКОННО-ОПТИЧЕСКИХ МУЛЬТИСЕНСОРНЫХ ПРЕОБРАЗОВАТЕЛЕЙ ИНФОРМАЦИИ

В статье проведен анализ принципов построения регулируемых оптических аттенюаторов для мулътисенсорных преобразователей информации.

Ключевые слова:

ПРЕОБРАЗОВАТЕЛЬ ИНФОРМАЦИИ, ОПТИЧЕСКИЕ АТТЕНЮАТОРЫ, ЭЛЕМЕНТ НАЗНАЧЕНИЯ ВЕСА, ВЕСОВЫЕ КОЭФФИЦИЕНТЫ, КОНСТРУКЦИЯ

Введение

Одним из перспективных направлений развития волоконно-оптических датчиков (ВОД) является разработка мультисенсорных преобразователей информации (МСПИ), предназначенных для многоточечного контроля конечных положений объектов управления в 2В и 3П пространствах. Входными сигналами МСПИ являются бинарные оптические сигналы, формируемые оптическими переключателями при механическом контакте с реперными точками рабочего пространства. Примерами таких объектов являются исполнительные механизмы робототехнических комплексов, работающих «по упорам», автоматы для лазерной и дуговой сварки и резки металлов, устройства тепловой защиты объектов, станки с ЧПУ, системы механизации крыла ЛА, задвижки нефте- и газопроводов, конвейеры и др.).

Разработка МСПИ происходит на различных технологических платформах, основанных на использовании решеток Брэгга, рассеянного излучения, методов интерферометрии, а также волоконно-оптических цифро-аналоговых преобразователей (ВО-ЦАЛ). Для формирования входных бинарных сигналов ВОЦАП используются различные физические эффекты, такие как магнитный, термомеханический, электро-хромный, магнитооптический, электрооптический и ряд других [1-5].

Общим недостатком известных конструкций МСПИ является сложность и высокая стоимость вторичной аппаратуры, а также необходимость использования

в зоне измерения цепей электропитания для формирования бинарных электрических сигналов, что лишает их принципиальных преимуществ, свойственных электрически пассивным волоконно-оптическим преобразователям с вынесенным на заданное расстояние электронным блоком.

Ряд новых возможностей улучшения технико-экономических показателей МСПИ открывает использование в их составе электрически нейтральных ВОЦАП с параллельной структурой) [6, 7], в которых в качестве первичных преобразователей используются микромеханические переключатели оптических логических сигналов, время срабатывания которых лежит в диапазоне от 0,1 до десятков миллисекунд.

Обобщенная функциональная схема МСПИ на основе ВОЦАЛ с суммированием весовых коэффициентов

Обобщенная функциональная схема МСПИ на основе ВОЦАЛ с суммированием весовых коэффициентов представлена на рис. 1.

Оптический сигнал от источника излучения ИИ поступает на вход оптического разветвителя У1, осуществляющего равномерное деление оптической мощности между п выходными полюсами. Сигналы с выходов разветвителя У1 поступают на входы оптический ключей ОК1...ОКп, на управляющие входы которых подаются бинарные входные сигналы в виде механических воздействий х0...хя1 . Конструктивно оптические коммутаторы представляют собой подпружиненный шток, который при скачкообразном силовом

i Надоели баннеры? Вы всегда можете отключить рекламу.