CC BY
5Неконвейеризуемые операции как фактор ограничения производительности DSP-ядра
Таким образом, время, затрачиваемое на модификацию адреса памяти, является ограничивающим фактором для глубокой конвейеризации.
Приведенные примеры являются иллюстрацией хорошо известного [2] тезиса о том, что выборка из памяти и неконвейеризуемые вычислительные операции ограничивают тактовую частоту процессора. Меньше внимания в научной литературе уделяется тому факту, что для DSP-ядра с глубоким конвейером и сложной системой команд время формирования сигналов управления может составлять значительную величину, сопоставимую с периодом конвейера, и тем самым также ограничивать его быстродействие.
В настоящей работе рассматривается формирование одного из важнейших сигналов управления - сигнала блокировки программного конвейера и исследуются условия, при которых время формирования этого сигнала становится определяющим для тактовой частоты DSP-ядра.
Действие сигнала блокировки программного конвейера может быть проиллюстрировано на примере исполнения [3] программного кода (на языке ассемблера DSP-ядра ELcore-18 ) с зависимостью по данным между вычислительными инструкциями (индекс в скобках указывает номер инструкции):
(n-1) ADD R1,R2,R3
(n) MPF R3,R4,R5
(n+1) ASL R6,R7,R7
(n+2) SUB R5,R8,R8
Здесь инструкция (n) использует в качестве входного операнда значение, хранящееся в регистре R3, являющееся результатом инструкции (n - 1), а инструкция (n + 2) - значение R5, являющееся результатом инструкции (n).
Для получения правильного результата при работе такой программы в конвейер вводятся дополнительные такты торможения (NOP) - два такта перед исполнением инструкции (n) и один такт перед исполнением инструкции (n + 2). Временная диаграмма работы конвейера при исполнении приведенного программного кода представлена на рис. 1.
A ■
Xn-1 X n in+П n+2t n+3 n+4 n+5 n+6 n+7 n+8
F X n-2 X n-1 X n X n+1X n+2 n+3 n+4 n+5 n+6 n+7
D
n-3 n-2 n-1 n n+1 n+2 n+3 n+4 n+5 n+6
E
X n-4 X n-3 X n-2 X n-1 X n n+1 n+2 n+3 n+4 n+5
BL r V Г \
E1 X n-5 X n-M n-3 X n-2 X n-1 n n+1 n+2 n+3 n+4
E2 X n-6 X n-5 X n-4 X n-3 X n-2 n-1 n n+1 n+2 n+3
E3 X n-7 X n-6 X n-5 X n-4 X n-3 n-2 n-1 XNOPXNOPX n Xn+1XNOPXn+2X
Рис.1. Пример торможения программного конвейера БЬсоге-18ТМ при выполнении фрагмента программы с наличием зависимостей по данным (БЬ - сигнал блокировки конвейера)
Программный конвейер ББР-ядра БЬсоге-18тм состоит из семи фаз, из которых первые четыре - формирование адреса памяти программ А, выборка инструкции из программной памяти Е, декодирование инструкции Б, чтение данных из регистрового файла Е - относятся к установочной части конвейера, а последние три фазы Е1-Е3 - собственно исполнение вычислительной операции.
На рис.2 приведена упрощенная схема формирователя сигнала блокировки программного конвейера, вызываемой зависимостью по данным между вычислительными инструкциями. Зависимость по данным детектируется совпадением адресов операндов-источников AR(i,n), i = 1, 2,..., г и операндов-результатов AW(/, п-К), ] = 1,2,...,^ предыдущих инструкций (первый индекс в скобках указывает номер операнда, второй -номер инструкции; г - число операндов-источников; w - число операндов-результатов; ^ - число фаз, отводимых на исполнение вычислительной операции, ^ > 1).
Адреса Схемы Логическое Буферные Конвейерные
операндов сравнения «ИЛИ» уоттатети ртггетры
Рис.2. Упрощенная схема формирователя сигнала блокировки программного конвейера
Схемотехнически функция формирования сигнала блокировки реализуется при помощи регистров, хранящих адреса операндов, схем сравнения и логического «ИЛИ», суммирующего результаты всех сравнений. На этом она считается логически выполненной, однако полученный сигнал BL прежде чем дойти до входа разрешения записи EN каждого триггера должен быть усилен прохождением через разветвленное «дерево» буферных усилителей. Соответственно время задержки всей схемы формирователя tBL складывается из задержек отдельных частей схемы:
tвL = tA + ^ЫР + О + tвUF, (1)
где и - время выборки адресов из входных регистров; ^Ыр - время срабатывания схем сравнения; - время срабатывания логического «ИЛИ»; ^^ - время задержки «дерева» буферных усилителей.
Перечисленные временные характеристики, за исключением tcMP, представляющей собой чисто логическую задержку, зависят от числа элементов в схеме (т.е. от нагрузки, и, следовательно, от параметров нагрузки), а именно от параметров г, w, NE. Эта зави-
Неконвейеризуемые операции как фактор ограничения производительности ББР-ядра
симость имеет, как правило, логарифмический характер вида ¿х = г0х + Ь^о&^х/Ыох), где ¿0х и ¿х - номинальное и реальное время задержки; Ы0х и Ых - номинальная и реальная (увеличенная) нагрузка соответствующего элемента:
г а = ¿0А + На 1ОБ2№ / N04), (2)
¿оя = гоак + Ноя log2(NoR/NоoR), (3)
= г0вШ + Нвш log2(NвUF/NовUF). (4)
На качественном уровне логарифмический характер такой зависимости с очевидностью подтверждается на примере «дерева» выходных буферов: удвоение нагрузки (числа триггеров в схеме) приводит к появлению дополнительного каскада буферных усилителей. Аналогичная ситуация и со схемой логического «ИЛИ» с тем отличием, что для определения времени задержки этой схемы значение имеет не число выходов, а число входов.
Указанные в формулах (1-3) параметры нагрузки определяются числом используемых в схеме элементов: N = NOя = ^(N-1); N0A = Д)Оя = т; NBuF = N>(N-1); ЩВир = N0; где Ыв - число Б-триггеров, требующихся для организации дополнительной фазы конвейера. После подстановки формулы (2-4) приобретают вид:
г А = ¿0А + На - 1), (5)
гоя = г0оя + ¿1оя - 1), (6)
¿вш = квш + Нвш log2(NE - 1), (7)
а итоговая формула для задержки схемы формирователя блокировки (1) приобретает вид:
¿вь = Ш + Нвь - 1), (8)
где г0вь = ¿0А + гсмр + ¿0оя + ^вш; ¿1вь = На + Ноя + Нвш .
На рис.3 представлена зависимость времени формирования сигнала блокировки ¿вь от числа фаз исполнительной части конвейера КЕ, полученная в результате синтеза на библиотеке 0,18 мкм при следующих значениях схемотехнических параметров: г = 10, w = 5, N0 = 2000, и аппроксимирующая функция (8) при ¿0вь = 1,288, ¿1вь = 0,119.
В отличие от аппроксимирующей логарифмической функции реальная зависимость гвь(МЕ) имеет более ступенчатый вид, тем не менее полученные результаты подтверждают логарифмический характер нарастания данной функции.
Таким образом, в отличие от некон-вейеризуемых вычислительных операций модификации адреса, время исполнения которых не зависит от числа фаз конвейера, время формирования сигнала блокировки увеличивается вместе с глубиной конвейеризации. Это означает, что при увеличении числа фаз программного конвейера значимость задержки формирования сигнала блокировки возрастает по сравнению с другими
¿вЬ г 1,95 1,9 1,85 1,8 1,75 1,7 1,65 1,6 1,55 1,5
/ ^ / 2\ -1 -
/ / / /
/ /
-
0
4
6 8
10
12 14 МЕ
Рис.3. Зависимость времени формирования сигнала блокировки в от числа фаз исполнительной части конвейера N (кривая 1) и аппроксимирующая логарифмическая функция (кривая 2)
факторами, ограничивающими предельный период рабочей частоты конвейера, что должно учитываться при проектировании высокопроизводительных DSP-ядер.
Литература
1. Emma P.G., Davidson E.S. Characterization ob Branch and Data Dependencies in Programs for Evaluating Pipline Performance // IEEE Trans. On Computers. - 1987. - Vol. - C-36. - N 7, July. - P. 859-875.
2. Беляев А.А. Оптимизация структуры программного конвейера DSP-ядра с гарвардской архитектурой по критерию быстродействия // Проблемы разработки перспективных микроэлектронных систем: Сб. науч. тр. ИППМ РАН. - 2006. - С. 361-366.
3. Беляев А.А. Оптимизация по критерию быстродействия приложений для DSP-ядер ELcore- ххтм с различной глубиной конвейеризации // Вопросы радиоэлектроники. - Сер. ЭВТ. - Вып. 3. - М.: 2008. -С. 99-112.
Статья поступила 3 февраля 2009 г.
Беляев Андрей Александрович - начальник лаборатории ГУП НПЦ «ЭЛВИС» (г. Москва). Область научных интересов: микроэлектроника, сигнальные процессоры, многоядерные системы-на-кристалле, цифровая обработка сигналов, сжатие изображений. E-mail: bd@elvees.com
Конференции. Выставки На стыке наук II Специализированная выставка научных работ студенческой лаборатории
27 мая 2009 г. в Москве в рамках конференции, посвященной 230-летию Государственного университета по землеустройству (ГУЗ), прошла II Специализированная выставка научных работ студенческой лаборатории кафедры общей физики МИЭТ (руководитель Лубегин Г.В.) «Фотоника 11-У1». Выставка организована кафедрой почвоведения, экологии и природопользования ГУЗ и посвящена 20-летию студенческой лаборатории и 10-летию совместной деятельности.
В экспозиции были представлены монокристаллические соединения АПВШ , выращенные специалистами ЗАО НИИМВ (г. Зеленоград) для исследования новых фотоприемников и фотоприемных устройств, разработанных студентами МИЭТ, а также новейшие приборы экологического контроля, созданные по совместным методикам на основе спектрально-оптических методов.
Научные направления: физика полупроводников; фотоника; научное приборостроение;электроника; изм ерительная техника; метрология; автоматизация производства; экология; методология.
ИНФОРМАЦИОННЫЕ ТЕХНОЛОГИИ
УДК 003.26 + 004.056.55
Учет особенностей формата JPEG при стеганографическом
кодировании
А.И. Чекасин, Е.В. Стрельцов, А.В.Поташникова
Московский государственный институт электронной техники (технический университет)
Описан метод изменения коэффициентов дискретного косинусного преобразования при стеганографическом встраивании в статическое изображение формата JPEG. Главной особенностью метода является сохранение оригинального размера контейнера, что позволяет использовать его в потоковых приложениях. Метод позволяет повысить скорость встраивания и снизить затраты памяти. По своим характеристикам описанный алгоритм хорошо подходит для построения потоковых стеганографических видеокодеров на базе встраивания в опорные кадры.
С развитием информационных технологий все актуальнее становится проблема защиты информации. Наряду с организационными и аппаратными средствами защиты существует ряд дисциплин, которые занимаются программными средствами, в их числе - стеганография.
Стеганография - наука, которая изучает способы и методы скрытия конфиденциальных сведений [1]. В отличие от криптографии, она скрывает не саму информацию, а факт ее присутствия. Ярким примером применения стеганографии является использование симпатических чернил. Обычный наблюдатель не видит скрытого текста, а видит лишь безобидный объект (контейнер), например рисунок или письмо, и только адресат, зная метод проявления чернил (ключ), может обнаружить послание. Причем данное послание может быть еще и зашифровано для большей секретности сообщения.
С развитием цифровой обработки сигналов выделилось направление, которое занимается скрытием битовых последовательностей в оцифрованных сигналах - цифровая стеганография [2]. В качестве контейнера может выступать изображение, звуковой файл, видео. Данное направление основано на цифровой обработке сигналов и теории кодирования и сжатия информации. Наибольшее распространение цифровая стеганография получила в области защиты информации при изучении методов встраивания электронных цифровых подписей и цифровых водяных знаков (ЦВЗ) - специальных меток, скрыто встроенных в изображение (звук, видео) с целью контролирования его использования [2]. Существует ряд программ, позволяющих встраивать ЦВЗ в файлы распространенных форматов, таких как BMP, JPEG, WAV, MP3, AVI, MPEG.
Отдельным направлением стеганографии считается компьютерная стеганография, которая скрывает информацию в специфических областях данных конкретных форматов. Например, встраивание может проводиться в зарезервированные области заголовков файлов, в метаданные мультимедийных форматов, в неиспользуемые области файловой системы и т.п.
© А.И.Чекасин, Е.В.Стрельцов, А.В.Поташникова, 2009
