CC BY
108
УДК 004:519.713
В.И. ХАХАНОВ, В.И. ОБРИЗАН, С.А. ЗАЙЧЕНКО, И.В. ХАХАНОВ
MQT-АВТОМАТ для анализа больших данных
Предлагается новый подход векторно-логической обработки больших данных с полным исключением арифметических операций, влияющих на быстродействие и аппаратную сложность, который может быть эффективно реализован как на основе использования современных мультипроцессорных цифровых систем на кристаллах, так и с помощью виртуальных параллельных процессоров, функционирующих под эгидой киберфизических систем или облачных сервисов-фильтров. Предлагается модель вычислительного дискретного автомата, которая характеризуется транзакционным взаимодействием компонентов памяти, исполняющих роль комбинационных и последовательностных элементов, реализованных в форме кубитных или «квантовых» примитивов, необходимых для создания параллельных виртуальных компьютеров и облачно-ориентированных процессоров.
1. Введение
Прорывными системо-образующими дизрапторами для инвестиций временных, финансовых и людских ресурсов в ближайшие 8 лет будут: 1) Crowd-sourcing/open-sourcing of hardware development (419240), 2) Changes in educational structure/design (MOOCs) (387777), 3) Virtual/alternative currencies (Bitcoin) (71), 4) Smartphone for payment (216), 5) Cloud computing (20291), 6) Robots as source of labor (281), 7) Nonvolatile memory influencing big data accessibility and portability (2308), 8) Quantum/nondeterministic computing (7653), 9) 3D printing (1335), 10) Green computing (5827), 11) New user interfaces (Siri, Kinect) (11051).
Гармония предполагает создание кибер-интеллекта, который к 2050 году должен позиционироваться как мозг человечества (Humanity Brain); цифровую идентификацию всех физических процессов, объектов и трехмерного пространства с помощью технологий Internet of Things, Smart Everything и Big Data.
При этом можно выделить несколько дифференцирующих принципов, характеризующих Big Data [1-8]. Вместо причинно-следственных связей предлагается использовать доминирование корреляции информационных объектов. Вместо выборки данных (максимум пользы из минимума информации) - полное множество материалов. Вместо хранения данных -инновационно декларируется, что ценность данных заключается в уровне их многократного или массового использования вчера, сегодня и завтра для прогнозирования и/или управления действительностью. Вместо традиционных знаний для понимания прошлого предлагается приобретать способность прогнозировать будущее. Вместо структур данных с жесткими связями - адресная организация физических и виртуальных объектов и процессов. Вместо ручного ввода данных - использование Интернета как входа для киберсистемы: smart everything + internet of everything. Вместо вывода данных за пределы киберпространства - применение в качестве выхода киберсистемы Интернета и управляющих регуляторных воздействий cyber physical systems. Вместо технологий пассивного отображения реального и виртуального мира - киберфизические системы мониторинга и анализа данных для управления физическими и виртуальными процессами. Вместо универсальных и тяжеловесных систем сбора и анализа информации - специализированные виртуальные параллельные мультипроцессоры мониторинга и управления физическими и виртуальными процессами. Вместо хаоса статических данных и знаний в киберпространстве Интернета -постепенная семантическая структуризация динамических потоков больших данных киберфизических процессов и явлений для их эффективного мониторинга, анализа и управления. Вместо неупорядоченных данных, трудных для понимания и использования человеком или киберсистемой - умные, метрически ранжированные информационные структуры, ориентированные на принятие оптимального решения. Вместо обособленного развития реального и виртуального пространств - постепенное создание замкнутой киберфизической экосистемы планеты для совместного гармонического развития реального и виртуального миров. В дополнение к дифференцируюшей метрике big data можно еще добавить совсем не уникальную характеристику VVVV: volume - большая размерность данных;
64
velocity - высокое быстродействие предоставления сервиса; variety - мощная пространственно-временная семантика и онтология данных; veracity - высокая валидность и точность полезной информации.
Цель исследования - проектирование виртуальных компьютеров и повышение процессов моделирования за счет использования кубитных структур данных.
Задача - разработка автоматной MQT-модели описания цифровых функциональностей.
2. Автоматная MQT-модель описания цифровых функциональностей
Модельная схемотехника, не привязанная непосредственно к транзисторам, может быть представлена графовыми структурами, в которых каждая вершина отождествляется с функциональным преобразованием, задаваемым кубитным Q-вектором. Тогда дуга определяет взаимосвязи между функциональными кубитными Q-покрытиями, а также входные и выходные переменные. Реализация таких структур связана с ячейками памяти (LUT (Look Up Table) FPGA), которые способны хранить информацию в виде Q-вектора, где каждый бит или разряд имеет свой адрес, отождествляемый с входным словом. Тем не менее, программная реализация таких структур становится конкурентоспособной по быстродействию на рынке проектирования цифровых систем на кристаллах в результате адресной реализации процессов моделирования функциональных примитивов.
Рассмотрим комбинационную структуру (рис. 1), содержащую шесть примитивов и три различных логических элемента. Данной схеме соответствует графовая форма цифровой функциональности, в которой использованы Q-векторы для задания поведения логических примитивов.
а б
L 12 3 4 5 6 7 8 9 A B C
M 1111 1 0 1 1 1 1 1 1
X . . 34 A7 75 12 86 96
Q . . 0 0 0 0 1 1
. . 0 1 1 0 1 1
. . 0 1 1 0 1 1
. . 1 1 1 1 0 0
в
Рис. 1. Три формы описания структуры логических примитивов
Структура, представленная на рис. 1, содержит 12 линий (дуг), нагруженных на квантовые функциональности (1 = 0001, 7=0111, 14=1110).
Одномерный Q-вектор описания функциональности можно привязать к выходной (внутренней) линии устройства, состояние которой формируется в процессе моделирования рассматриваемого Q-покрытия. Тогда регистровая реализация комбинационного устройства может быть представлена вектором моделирования М, невходные линии которого непосредственно связаны с выходами функциональных элементов. Упорядоченные значения входных переменных задают адрес бита Q-вектора, формирующего состояние рассматриваемой невходной линии (см. рис. 1). Если функциональности описываются одновы-ходовыми примитивами, то каждый из них можно отождествить или идентифицировать с номером или координатой невходной линии, на которую нагружен данный элемент. Если функциональность многовыходовая, то Q-покрытие представляется матрицей с числом строк, равным числу выходов. Эффект от такого примитива заключается в параллелизме одновременного вычисления состояний нескольких выходов за одно обращение к матрице по текущему адресу.
Данное обстоятельство является существенным аргументом в пользу синтеза обобщенных кубитов для фрагментов цифрового устройства или всей схемы в целях их параллельной обработки в одном временном такте. Близкой к идеальной по компактности и времени обработки структурой данных, где Q-векторы функциональностей и номера входных переменных привязаны к невходным линиям устройства, является таблица, представленная на рис. 1.
Она дает представление о том, какие переменные цифровой схемы являются внешними, сколько функциональных примитивов имеется в структуре, а также какие входы нагруже-
65
ны на каждый Q-вектор. Достоинством этой таблицы является отсутствие вектора номеров выходов для каждого примитива, но при этом сохраняется необходимость иметь номера входных переменных для формирования адресов, манипулирование которыми есть достаточно времязатратный процесс. Модель функционирования цифровой структуры упрощается до вычисления двух адресов при формировании вектора моделирования
Mi = Qi[M(X)]
путем исключением сложного адреса выхода примитива в процессе записи состояний выходов в координаты М-вектора.
Иначе, первой выполняется процедура конкатенации состояний битов M-вектора, соответствующих номерам вектора входных переменных Xi. Затем по двоичному вектору сконкатенированных битов, который авляется адресом, считывается соответствующий бит информации из функционального кубит-вектора Qi. Считанный из кубита бит заносится в вектор моделирования M по адресу i. M-вектор может иметь координаты с символами X, что дает возможность выполнять троичное моделирование цифровых устройств для решения задач тестирования и верификации. Сказанное выше иллюстрируется следующим аналитическим выражением (k - число входных переменных i-примитива, * - операция конкатенации битов, А - адрес бита Q-вектора):
<Mi Qi(A)> " ~*_M (Xij )j ~ (x^.
Исходя из характеристического уравнения адресно-автоматной модели цифровой системы можно сделать вывод, что современный (виртуальный) компьютер <MQT> следует представлять как адресную организацию структуры функциональных примитивов памяти без гальванических или проводных связей, на которых определены адресные транзакции данных во времени и пространстве для достижения поставленной цели.
Что касается описания последовательностных примитивов (триггеры, регистры, счетчики), то их модели также можно представлять Q-покрытиями или кубитными векторами, которые имеют псевдопеременные для задания внутреннего состояния. Например, функциональное описание SR-триггера трансформируется в квантовый примитив, заданный Q-покрытием, а затем реализуется на адресуемом элементе памяти FPGA с диаграммами проверки, что представлено на рис. 2.
SRQx Q
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
( \ S = a
R = b Qx = c
(111 10001)(Q = f) Д
Signal name I Value | Stimulator
11 пгс 1
-а Formula
D-Ь 1 Formula
D-clk 0 Formula
-of 1
Рис. 2. Реализация SR-триггера на элементе памяти
Таблица истинности триггера может быть представлена в форме вектора выходных
состояний Q(S,R,Qx) = (11110001), который записывается в элемент постоянной памяти, имеющий три адресных входа, сигнал синхронизации, а также обратную связь, которая
66
соединяет выход элемента памяти с одним адресным входом. HDL-код модели триггера для синтеза и верификации представлен следующим листингом:
use IEEE.STD_LOGIC_1164.all; use IEEE.STD_LOGIC_unsigned.all; entity model_RS_flip-flop is port(
a : in STD_LOGIC; b : in STD_LOGIC; clk : in STD_LOGIC; f : out STD_LOGIC
);
end model_RS_psevdo;
architecture model_RS_psevdo of model_RS_psevdo is constant func: std_logic_vector(0 to 7):= “11110001”;
— DV-trigger constant func: std_logic_vector(0 to 7):= “01000111”;
signal c: STD_LOGIC;
begin
process(clk) variable temp:integer; begin
temp:=conv_integer(a&b&c); if clk='1' and clk'event then c <= func(temp); end if;
end process; f <= c;
end model_RS_psevdo;
HDL-реализация в системе проектирования Active HDL 9.1 (Aldec Inc.), а также результаты верификации синтезированного SR-триггера (см. рис. 2) подтверждают корректность схемотехнического решения.
Другой пример связан с синтезом на элементе постоянной памяти синхронного DV-триггера. Таблица истинности триггера трансформирована в вектор выходных состояний
Q(D, V,Qx) = (01000111), который записывается в элемент памяти, имеющий три адресных
входа, сигнал синхронизации, а также обратную связь, которая соединяет выход примитива памяти с одним адресным входом. Все упомянутые компоненты, включая временные диаграммы верификации HDL-кода модели DV-триггера, представлены на рис. 3.
D V Qx Q
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
( \ D = a
V = b
V Qx = c у
(010001 ll)(Q = f) X
| Signal name I Value | Stimulator
1 лгС 1
■ а Formula
d-Ь 1 Formula
о-clk 1 to 0 Formula
-of 1
Рис. 3. Реализация DV-триггера на элементе памяти На рис. 4 изображена схема с триггерами и комбинационной логикой, которая также описана в виде элементов памяти, куда занесены выходные состояния таблицы истинности каждого логического элемента. Структуры данных, необходимые для моделирования циф-
67
рового устройства, сведены в таблицу, где основными компонентами являются: М - вектор моделирования или состояния занумерованных линий, имеющих в данном случае 5 входных, 6 внутренних и выходных линий, состояния которых подлежат определению; Х -вектор номеров входных линий для каждого примитива, необходимых для формирования адреса в целях извлечения по нему состояния выхода элемента Qi, функциональность которого задается Q-вектором.
L 1 2 3 4 5 6 7 8 9 10 11
M 0 0 111 10 111 1
X (2,3) (1,6) (6,4) (7,8) (10,7,9) (11,9,8)
Q 0 0 0 0 1 0 10 0 11 1 10 0 11 0 0 1111 0 . . . . 0 0 . . . . 0 1 . . . . 0 1 . . . . 1 1
Рис. 4. Memory-based комбинационная схема с триггерами
В процессе моделирования адресно извлеченное состояние ячейки Q-покрытия заносится в разряд вектора моделирования М по адресу i. Результаты обработки всех Q-векторов схемной структуры позволили сформировать состояния линий М-вектора (6 - 11). Первоначальные состояния неопределенностей на псевдовходах функциональных примитивов доопределяются сигналами нуля или единицы в зависимости от внутренней технологической культуры компании, предоставляющей промышленные средства моделирования и верификации. Количество входных переменных примитива q связано с длиной Q-вектора соотношением: card(Q) = 2q . Правильность работы устройства на основе его HDL-описания была также верифицирована с помощью средств моделирования Active HDL 9.1 (Aldec Inc.). Особенность структурно-функционального задания цифровой системы заключается в представлении всех примитивов элементами памяти, куда записываются Q-векторы выходных состояний.
Выводы: 1) Любые структурные компоненты вычислительных устройств, комбинационные и/или последовательностные, а также системы в целом можно описывать кубитными Q-векторами и реализовывать в элементах памяти FPGA, CPLD или VLSI. Это предоставит рынку электронных технологий возможность не использовать reusable логику при синтезе вычислительных устройств, которая составляет сегодня всего 6 процентов аппаратуры SoC (остальные 94% - память), но доставляет разработчикам 90 процентов проблем, связанных с тестированием, верификацией и встроенным дистанционным ремонтом жесткой проводной реализации цифровых изделий. 2) Memory-based интерпретативное адресноориентированное моделирование комбинационных и последовательностных примитивов
68
цифровых устройств становится соизмеримым по быстродействию с компилятивным анализом дискретных объектов. Кроме того, становится возможным реализовывать на программируемых логических устройствах аппаратное моделирование цифровых систем, где комбинационные и последовательностные функциональные примитивы будут представлены стандартными элементами памяти, в которые зашиваются Q-векторы или кубитные покрытия.
Q-метод проектирования кубитного покрытия комбинационной схемы (без таблиц истинности логических элементов). Синтез Q-покрытия схемной структуры на основе примитивов, заданных Q-векторами, сводится к получению обобщенного покрытия-вектора путем декартово-адресного координатного выполнения логической операции над разрядами кубитных векторов. Декартова процедура для двух четырехразрядных кубитов, которые суперпозиционируются логической операцией (or, and, xor), представлена в следующей таблице:
^Л,© b(0) b(i) b(2) b(3)
a(0) c(0) = a(0) v b(0) c(i) = a(0) v b(i) c(2) = a(0) v b(2) c(3) = a(0) v b(3)
a(i) c(4) = a(i) v b(0) c(5) = a(i) v b(i) c(6) = a(i) v b(2) c(7) = a(i) v b(3)
a(2) c(8) = a(2) v b(0) c(9) = a(2) v b(i) c(10) = a(2) v b(2) c(ii) = a(2) v b(3)
a(3) c(i2) = a(3) v b(0) c(13) = a(3) v b(i) c(14) = a(3) v b(2) c(15) = a(3) v b(3)
Примеры, использующие логические суперпозиции двух кубитов для получения Q-покрытий схемных структур
С1 = (ai Л a2)v (bi v b2),C2 = (ai л a2)л (bi v b2),C3 = (ai л a2)© (bi v b2), представлены следующей таблицей:
a(and) = 0001
b(or) = 0111
ci = a(and) v b(or) 0111 0111 011ШП
c2 = a(and) л b(or) 0000000000000111
c3 = a(and)© b(or) 0111011101111000
Здесь построены Q-покрытия трех схем, состоящих из трех элементов каждая, где два логических примитива суперпозиционно объединяются третьим элементом (or, and, xor). В результате получаются три вектора, каждый из которых имеет размерность в 16 бит. Вычислительная сложность процедуры синтеза Q-покрытия комбинационной схемы равна
p
произведению длин Q-векторов p примитивов, входящих в нее: П = П card(Qi).
i=i
Более сложной представляется проблема синтеза Q-покрытия схемы, входные линии которой имеют гальванические или проводные соединения (здесь по переменной a2):
С = (ai л a2)v (a2 v a3). В данном случае после синтеза Q-покрытия схемы необходимо выполнить его верификацию относительно существования противоречивых адресов на переменных a2 в целях минимизации Q-вектора путем последующего исключения упомянутых адресов из рассмотрения, что уменьшает размерность Q-покрытия до card(Q) = 2q координат, где q - общее число входных переменных схемы:
Q = 01110111
ai = a 2 = a2 = a3 = 0000iiii 00110011 00110011 01010101
Q= 011101110111iiii
ai = a 2 = a2 = a3 = 00000000iiiiiiii 0000iiii0000iiii 0011001100110011 0101010101010101
Q= 011101110111iiii
ai = a 2 = a2 = a3 = 00000000iiiiiiii 00xx xxii 00xx xxii 00xx xxii 00xx xxii 0101010101010101
Q= 01110111
ai = a 2 = a3 = 0000iiii 00110011 01010101
69
Процедура синтеза Q-покрытия: строится таблица соответствия адресов разрядам Q-вектора схемы; далее противоречивые координаты по двум строкам а2 отмечаются символами х; затем все столбцы с данными символами исключаются из таблицы; после чего получаются две идентичные строки a2, которые объединяются в одну, что дает в результате Q-вектор комбинационной схемы, но уже существенно меньшей размерности. Преимущества предложенного Q-метода синтеза вычислительных устройств, которые заключаются в компактности их описания Q-векторами и высоком быстродействии адресного моделирования логических элементов, создают условия для рыночно привлекательной «квантовой» теории проектирования цифровых систем на кристаллах, использующей век-торно-кубитную форму задания структурных компонентов.
Анализ кодов адресного пространства. Вопрос - можно ли синтезировать кубит-вектор схемы без явного задания адресного пространства? Чтобы ответить на данный вопрос необходимо научиться минимизировать или уменьшать размерность Q-вектора в зависимости от гальванических соединений входных линий (существенности входных переменных). В такой постановке состояния Q-вектора не влияют на формирование нового уменьшенного адресного пространства, а следовательно, на размерность самого Q-вектора. Она зависит только от фактического гальванического соединения входных переменных между собой, которые накладывают ограничения, связанные с непротиворечивостью сигналов на соединенных переменных. Поэтому правило минимизации адресного пространства заключается в устранении адресных кодов, которые создают противоречия по соединенным переменным. Пусть имеется Q-вектор схемы и его адресное пространство, где переменные b,c,d (a,b,c) соединены гальванически. Ниже приведены таблицы преобразования или минимизации адресного пространства в целях получения уменьшенного Q-вектора:
Q = 0111011101111111
a = 0000000011111111
b = 0000111100001111
c = 0011001100110011
d = 0101010101010101
Q = 0xxx xxx1 0xxx xxx1
a= 0000000011111111
b = 0xxx xxx1 0xxx xxx1
c= 0xxx xxx10xxx xxx1
d= 0xxx xxx10xxx xxx1
Q 0101
a = 0011
b= 0101
Q= 0111011101111111
a= 00xx xxxx xxxx xx11
b = 00xx xxxx xxxx xx11
c= 00xx xxxx xxxx xx11
d= 0101 010101010101
Q 0111
a = 0011
d= 0101
Во-первых, здесь следует отметить, что в таблицах наблюдается зеркальная осевая симметрия с инверсией сигналов на координатах адресного пространства, которая создает
свойство, описываемое следующим выражением: L © R = 1 ^ Ljj © Rjj = 1. Данное обстоятельство следует использовать для уменьшения размерности анализируемого пространства в два раза и соответствующего снижения вычислительной сложности задачи синтеза квантовой вектор-функциональности цифровой схемы. Во-вторых, количество различных вариантов взаимодействий на q входных переменных, связанных с гальваническим соединением различных сочетаний входных линий, определяется функциональной зависимостью,
значения которой находятся в интервале: card(Q) = [2q -3q]. Тем не менее, имеется эффективная процедура для минимизации размерности Q-вектора путем выявления противоречий в кодах-столбцах, на координатах (Aij), соответствующих гальванически связанным w-переменным по j-параметру. Такую процедуру достаточно выполнить на половине ад-
ресного пространства card(Q) = 2q / 2, а остальная часть противоречивых столбцов удаляется в соответствии с зеркальным отображением номеров тех столбцов, которые были удалены из первой половины таблицы кодов адресов:
70
ww
{Qi,Q2q-i} = 0 ^ ( A Aij) © (v Aij) = 1, i < 2q /2 j=1 j=1
Если в столбце Ai на группе из w связанных переменных зафиксировано, что конъюнкция их состояний равна нулю, а дизъюнкция имеет значение единицы, то i-столбец и его
зеркальное отображение 2q - i удаляются из адресного пространства А, что автоматически приводит к исключению из Q-вектора двух полученных 0 -координат (в таблицах обозначены символами х), соответствующих данным столбцам.
Естественно, что также наблюдается симметрия пространства векторов-расстояний по Хэммингу, полученных путем xor-взаимодействия между соседними строками таблицы адресного пространства, для которых суперпозиция левой и правой частей дает результат L © R = 0 a- Ljj © Rjj = 0:
Q = 0111011101111111 Q = 0111011101111111
a © b 0000111111110000 a©b 00000000
b © c 0011110000111100 = (L, R); (L © R) = b © c 00000000
c © d 01100110 0110 0110 c©d 00000000
d © a 0101010110101010 d©a 00000000
^ (L = R)
Целесообразно ли минимизировать логическую функцию, описанную квант-вектором? Ответ: минимизация Q-векторов для получения нормальных или скобочных форм не имеет практического значения, существенно только уменьшение размерности вектора функционального описания, что может быть лишь следствием определения несущественности некоторых входных (адресных) переменных. Тем не менее, существует проблема разбиения квант-вектора на составляющие части меньшей размерности, что связано с имплементацией функциональности в конструктивные компоненты LUT FPGA. В этом случае выполняется разбиение Q-вектора на два равных подвектора Q=(L,R), которые соединяются в структурно-адресную организацию функциональности с помощью мультиплексора Q = (a A L) v (a a R). Если переменная мультиплексирования а=0, то функциональность Q формируется с помощью ячеек левого L-вектора, в противном случае, когда а=1, значение функции Q формируется битами правого R-вектора. Алгоритмы разбиения и имплементации сложных логических функций имеются в каждой промышленной системе синтеза, моделирования и верификации компонентов SoC.
3. Выводы
Предложена новая модель технологии проектирования (виртуального) компьютера, которая характеризуется: 1) использованием элементов памяти для реализации транзакционного взаимодействия всех компонентов операционного и управляющего автоматов; 2) концепцией синтеза и анализа, основанной на суперпозиции кубит-векторных примитивов задания функциональностей, имплементируемых в элементы памяти, что дает возможность существенно повысить быстродействие средств моделирования и верификации, а также значительно упростить процедуры создания виртуальных облачных компьютеров.
Предложен новый подход векторно-логической обработки больших данных с полным исключением арифметических операций, влияющих на быстродействие и аппаратную сложность, может быть эффективно реализован как на основе использования современных мультипроцессорных цифровых систем на кристаллах, так и с помощью виртуальных параллельных процессоров, функционирующих под эгидой киберфизических систем или облачных сервисов-фильтров.
Фактическая реализация подхода основана на предложении инновационных моделей и методов, использующих идею векторно-логической метрики киберпространства:
1. Метрика анализа киберпространства (big data), которая характеризуется применением единственной логической xor-операции для определения кибер-расстояния путем циклического замыкания не менее одного объекта, что дает возможность на порядок повысить
71
быстродействие анализа big data и подсчет структурных критериев качества взаимодействия информационных объектов на основе использования векторных логических операций для точного поиска, распознавания образов и принятия решений [9].
2. Новая модель вычислительного дискретного автомата, которая характеризуется транзакционным взаимодействием компонентов памяти, исполняющих роль комбинационных и последовательностных элементов, реализованных в форме кубитных или «квантовых» примитивов, что дает возможность создавать параллельные виртуальные компьютеры для эффективного решения задач анализа big data без наличия арифметических команд и обеспечивать высокое быстродействие облачно-ориентированных процессоров. Дано более простое, ориентированное на киберпространство, определение компьютера -<MQT> есть (адресная) структурно-функциональная организация памяти, на которой заданы транзакции данных во времени и пространстве для достижения поставленной цели.
Практическая значимость предложенных моделей заключается в необходимости реструктуризации киберпространства путем замены концепции аморфных big data на семантически классифицируемую информационную инфраструктуру полезных данных, предназначенных для управления киберфизическими процессами. В связи с этим предложены направления формирования технологической культуры big data для постепенного повышения уровня полезной информации от 0,4 до 10% путем компетентностной инфраструктуризации киберпространства больших данных.
Дальнейшие исследования будут направлены на проектирование big data driven cyber physical systems, которые ориентированы на постоянную метрико-семантическую реструктуризацию киберпространства в целях удобного извлечения знаний.
Список литературы: 1. [http://www.tssonline.ru/articles2/fix-corp/rost-obema-informatsii - realii-tsifrovoy-vselennoy#sthash.rpNOdQLF.dpuf] 2. Мауег^^цпЬе^ег V. Big Data: A Revolution that Will Transform How We Live, Work / V. Mayer-Schnnberger, K. Cukie / Виктор Майер-Шенбергер, Кеннет Кукьер. Большие данные. Революция, которая изменит то, как мы живем, работаем и мыслим. Изд-во: Манн, Иванов и Фербер. 2013. 240 c. 3. Demchenko Y., de Laat C., Membrey P. Defining architecture components of the Big Data Ecosystem // International Conference on Collaboration Technologies and Systems (CTS). 2014. P. 104 - 112. 4. Grolinger K., Hayes M., Higashino W.A., L’Heureux A., Allison D.S., Capretz M.A.M. Challenges for MapReduce in Big Data // IEEE World Congress on Services (SERVICES). 2014. P. 182 - 189.
5. Lichen Zhang. A framework to specify big data driven complex cyber physical control systems // International Conference on Information and Automation (ICIA). 2014. P. 548 - 553. 6. Zhang Lichen. Designing big data driven cyber physical systems based on AADL // International Conference on Systems, Man and Cybernetics (SMC). 2014. P. 3072 - 3077. 7. Michalik P., Stofa J., Zolotova I. Concept definition for Big Data architecture in the education system // 12th International Symposium on Applied Machine Intelligence and Informatics (SAMI). 2014. P. 331 - 334. 8. MunozM. Space systems modeling using the Architecture Analysis & Design Language (AADL) // International Symposium on Software Reliability Engineering Workshops (ISSREW). 2013. P. 97 - 98. 9.ХахановВ.И., МищенкоA.C., ОбризанВ.И., Tamer BaniAmer. Метрика для анализа BIG DATA // Радиоэлектроника и информатика. 2014. .№2. С. 26-29.
Поступила в редколлегию 24.09.2014 Хаханов Владимир Иванович, декан факультета КИУ ХНУРЭ, д-р техн. наук, профессор кафедры АПВТ ХНУРЭ, IEEE Senior Member, IEEE Computer Society Golden Core Member. Научные интересы: техническая диагностика цифровых систем, сетей и программных продуктов. Увлечения: баскетбол, футбол, горные лыжи. Адрес: Украина, 61166, Харьков, пр. Ленина, 14, тел. +380 57 70-21-326. E-mail: hahanov@kture.kharkov.ua.
Обризан Владимир Игоревич, старший преподаватель кафедры АПВТ ХНУРЭ. Научные интересы: облачные технологии, программирование мобильных платформ. Увлечения: путешествия. Адрес: Украина, 61166, Харьков, пр. Ленина, 14, тел. +380 57 70-21-326, E-mail: Volodymyr.obrizan@gmil.com.
Зайченко Сергей Александрович, канд. техн. наук, доцент кафедры АПВТ ХНУРЭ. Научные интересы: автоматизированное проектирование и верификация цифровых систем. Увлечения: технологии онлайн-образования. Адрес:Украина, 61045, Харьков, ул. Космическая, 23а, тел. (057)-760-47-25.
Хаханов Иван Владимирович, студент факультета компьютерной инженерии и управления ХНУРЭ. Научные интересы: техническая диагностика цифровых систем, программирование. Увлечения: горные лыжи, английский язык. Адрес: Украина, 61166, Харьков, пр. Ленина, 14, тел. +380 57 70-21-326.
72
