Модифицированные алгоритмы и классификация аналого-цифровых преобразователей. Часть 1: параллельно-последовательные алгоритмы Текст научной статьи по специальности «Электротехника, электронная техника, информационные технологии»

обработка информации и управление х

УДК 681.314

модифицированные алгоритмы и классификация аналого-цифровых преобразователей

Часть 1: Параллельно-последовательные алгоритмы

Э. П. Тихонов,

канд. техн. наук, доцент

Санкт-Петербургский государственный электротехнический университет «ЛЭТИ»

Предложено аналитическое описание различных модификаций алгоритмов аналого-цифровых преобразователей, включая мажоритарный и нейронноподобный принцип обработки информации, на базе которых выполнен сравнительный анализ их свойств, доведенных до численных результатов, и разработана классификационная схема аналого-цифровых преобразователей.

Ключевые слова — преобразователь аналог-код, параллельно-последовательный алгоритм, древовидный фрактал, конвейерный преобразователь, параллельный преобразователь.

Эволюция алгоритмов аналого-цифрового преобразования неразрывно связана с процессом совершенствования структур аналого-цифровых преобразователей (АЦП), причем развитие этих процессов взаимодополняющее. Стремление максимально приспособить алгоритм аналого-цифрового преобразования к современным требованиям информационных технологий, а также к процессу совершенствования электронных компонентов, из которых состоит схема АЦП, для улучшения в целом технических средств обработки информации приводит к поиску новых принципов построения АЦП. Типичным примером является возникновение параллельно-последовательных структур АЦП на основе известных алгоритмов поразрядного уравновешивания или в комбинации с чисто параллельными АЦП [1-3], а также алгоритмов сигма-дельта АЦП [4, 5]. Поиск способов преодоления недостатков, ограничивающих возможности по быстродействию алгоритмов последовательного типа, с одной стороны, и связанных с ограничениями по точности и сложности реализации алгоритмов параллельного типа, с другой стороны, привел к созданию новых параллельно-последовательных структур АЦП. Алгоритмы, лежащие в основе новых АЦП, в литературе называются многокаскадными или с циклическим уточнением. Встречаются также иные названия этих алгоритмов: многотактные (многоступенчатые), поддиапазонные алгоритмы, а также, с учетом их некоторой модифика-

ции, конвейерные алгоритмы и, соответственно, конвейерные АЦП. Причем, если в структуре АЦП используются только два диапазона, то такой АЦП называется двухтактным, если используются три диапазона, то — трехтактными и т. д. Вариации в терминологии, в частности много-тактных алгоритмов, алгоритмов конвейерного типа, вводятся для привязки этого названия к определенным модификациям технического решения фактически одного и того же алгоритма, главным отличительным признаком которого являются параллельно-последовательные действия в процессе аналого-цифрового преобразования. Преимуществом подобных алгоритмов является существенное повышение быстродействия при сохранении высокой точности аналого-цифрового преобразования в том случае, когда при преобразовании в каждом или хотя бы в одном цикле преобразования используется алгоритм и, следовательно, АЦП параллельного типа. Параллельно-последовательные алгоритмы позволяют решить проблему значительного увеличения быстродействия без существенного усложнения схемы, свойственного АЦП параллельного типа, в котором при увеличении числа разрядов нелинейно по степенному закону возрастает сложность реализации схемы и, следовательно, стоимость АЦП. В этом случае переход к двухтактному АЦП позволяет применить два однотипных параллельных АЦП либо комбинированно использовать один параллельный АЦП, а второй —

АЦП поразрядного уравновешивания, что, несомненно, приводит к существенному сокращению времени преобразования.

В предлагаемой работе, в развитие работ [1-4, 6], представлены в математической форме и исследованы методами имитационного моделирования алгоритмы многотактных АЦП, а также алгоритмы с дополнительной обработкой функции сравнения. Формальная или математическая запись алгоритмов аналого-цифрового преобразования в виде отображений существенно расширяет возможности по синтезу новых алгоритмов, так как позволяет в комбинации математических методов и методов имитационного моделирования без существенных затрат создавать и исследовать новые, более совершенные алгоритмы, приспосабливая для их технической реализации современные электронные технологии. Алгоритмы, представленные ниже в математической форме, предполагают использование в многотактных АЦП алгоритмов поразрядного уравновешивания. Однако их легко можно модифицировать для применения в каждом цикле различных по виду алгоритмов преобразования.

Один из возможных простейших вариантов известной структурной схемы двухтактного АЦП показан на рис. 1. В соответствии с приведенной схемой входной сигнал одновременно подается на вход первого ^-разрядного АЦП1 и вычитающий вход усилителя У с коэффициентом усиления, равным 2^. Выходной код АЦП1 параллельно поступает на входы высокоточного ЦАП (цифроаналогового преобразователя) и N старших разрядов сумматора. Преобразованный в аналоговую форму ЦАП ^разрядный код АЦП1 по сигналу устройства управления поступает на вычитающий вход усилителя У. Усиленная в 2N раз

■ Рис. 1. Структурная схема параллельно-последовательного (двухступенчатого) АЦП

разность между входным сигналом и выходным напряжением ЦАП вновь преобразуется в цифровой код АЦП2 и записывается по сигналу устройства управления в N младших разрядов сумматора. Результат суммирования кодаАЦП2, поделенного на делитель 2^, с кодом АЦП1 по сигналу управления считывается на выходе сумматора и, таким образом, образует выходной 2^ разрядный двоичный код. При этом входной сигнал может поступать на входы АЦП1 и усилителя У через устройство выборки и хранения (УВХ). Синхронизация и автоматическое управление всей схемой двухтактного АЦП осуществляется устройством управления, куда входит также и тактовый генератор.

Двухтактный алгоритм в аналитическом виде при использовании алгоритма поразрядного уравновешивания с индикаторной функцией сравнения [1] в каждом цикле преобразования имеет вид

Е(пДЬ) = Е[(п - 1)Д^ + ап h [х - Е[(п - 1)Д^ - ап], п = 1, ..., N;

Е(пД^ = Е[(п - 1)Д^ +

+ апЦ[х - Е^Д^^ - Е[(п - 1)Д^ - ап},

п = N + 1, ..., 2N, (1)

а при использовании алгоритма со знаковой функцией сравнения [1] получаем соответственно

Е(пД^ = Е[(п - 1)Д^ + аnsign[х - Е[(п - 1)Дt]], п = 1, ..., N;

Е(пД^ = Е[(п - 1)Дt] +

+ а^п{[х - E(NДt)]2N - Е[(п - 1)Дt]},

п = N + 1, ..., 2N. (2)

Окончательный результат выводится путем суммирования кодов:

K(2NДt) = K(NДt) + К^ДГ)/2Ы,

где Е[(п + 1)Д^| и E(nДt) — уравновешивающая физическая величина, или просто уравновешивающая величина (напряжение, ток, сопротивление и т. п.), на (п + 1)-м и п-м тактах преобразования (сравнения или уравновешивания) для каждого цикла преобразования; п — текущее значение (номер) временного такта уравновешивания, причем п = 1, ..., N N — число двоичных разрядов; Дt — временной такт, через который осуществляется сравнение входного сигнала с уравновешивающей величиной на п-м такте сравнения (временной такт уравновешивания); ап — заданная последовательность, определяющая закон изменения уравновешивающей ве-

личины в зависимости от изменения п, причем ап = Е02-п; Е0 — заданный диапазон изменения уравновешивающей величины; х — входной сигнал с ограничением х < Е0 (обычно входной сигнал у, если пренебречь его изменением во времени на интервале преобразования, равен сумме собственно сигнала х и случайной аддитивной помехи |, т. е. у = х + |); КЩДС) и К(2 NДt) — кодовые эквиваленты уравновешивающей величины на соответствующем такте уравновешивания, т. е. ДqK(NДt) = Е(^Д^ и Д^тК(2^Д0 = E(2NДt); Дq — величина кванта, определяющего число уровней квантования входного сигнала в пределах диапазона изменения Е0; Щх - E(nДt) - ап] и sign[х - E(nДt)] — функции сравнения входного сигнала у с уравновешивающей величиной Е(пД!) для п = 1, 2, ... . Эти функции имеют следующий вид [1]:

h{...} =

11 при x > E[(n — l)дt] + an І0 при x < E[(n — l)Дt] + an

1 при x > E[(n — l)Дt]

— 1 при x < E[(n — l)Дt

sign =

Напомним, что функция сравнения описывает работу реального сравнивающего устройства (СУ) [6]. Первую индикаторную функцию сравнения можно также выразить через вторую знаковую функцию сравнения в соответствии с формулой

h(x) = 0,5(1 + sign(x)).

Как вытекает из полученных выражений (1) и (2), вид двухтактного алгоритма усложняется по сравнению с исходными алгоритмами поразрядного уравновешивания. Такое усложнение алгоритма приводит к естественному усложнению исходной структуры АЦП поразрядного уравновешивания. Структура АЦП, которая реализует рассмотренный выше двухтактный алгоритм, приобретает вид, указанный на рис. 1. В настоящее время известны серийные микросхемы АЦП, например AD872A и AD876 фирмы ANALOG DEVICES с числом k = 2.

Если число тактов (поддиапазонов, циклов) в каждом цикле преобразования увеличить до k > 2 значений, но в каждом такте преобразования оставить одно и то же число разрядов N, то алгоритм усложняется и описывается системой

E(ntAf) = E[(nt - 1)At] +

+ ф{х, E[(n - 1)At], 2(i - 1)N, aj,

i = 1, 2, ..., k, (3)

где

Ф{x>E[fo -1)At], 2^tW, a,n } =

anh{x> E[(ni- 1)At]> 2(8-1)V, аП}

ansi gn {x E[(n- 1)At], 2(l-^ }

приобретает соответствующую форму для индикаторной или знаковой функции сравнения, причем для n1 = 1, ..., N; n2 = N + 1, ..., 2N; ...; nk = = (k - 1)N + 1, (k - 1)N + 2, ..., kN; здесь ni — число тактов уравновешивания в i-м цикле преобразования k-го диапазона; k = 1, ..., L, здесь L — установленное число поддиапазонов (тактов) в полном цикле аналого-цифрового преобразования; an = E02-n, n = 1, 2, ..., N; N = const. Результатом преобразования является значение кода

, *-1 K [(i +1) AtN ]

K (kA‘N )=£ [( J 1.

В дальнейшем алгоритмы с индикаторной или знаковой функцией сравнения в зависимости от значения параметра k будем называть двухтактными, трехтактными и т. д. индикаторными или знаковыми алгоритмами аналого-цифрового преобразования соответственно.

Алгоритм многоступенчатого преобразования (3) может несколько измениться в зависимости от числа разрядов, устанавливаемых в каждом такте (ступени) преобразования, что приведет к несовпадению числа разрядов и соответствующих коэффициентов усиления результатов вычитания в каждом цикле преобразования. Действительно, если при k тактах преобразования на каждом такте преобразования число разрядов будет меняться и зависит от k, т. е. принимать значения Nk, то алгоритм усложняется и приобретает вид системы уравнений в конечных разностях

E(niAt) = Е[(ni - 1)At] +

1—1

Е Nm

X Е[(ni — 1)At]],2m=0 , an

i — 1, 2, •••, k, (4)

где n1 = N0 + 1, ..., N1; n2 = N1 + 1, ..., N1 + N2;

nk = N1 + • + Nk - 1 + 1 •••, N1 + • + Nk - 1 + Nk; N0 = 0;

ani = E02—ni, ni = 1,2,•••, = r

Результатом преобразования является значение кода

0

К

At Е Ni =Е

к-1 '

К

i+1 At Е Nm

m=1

Е Nm

2m=0

Для k = 1, т. е. для однотактного алгоритма, в данном случае алгоритма поразрядного уравновешивания, получаем

ок [£ ^

=1

к [NlAt ]=е-

К [AtNl

Е Ni

2m=0

= К [AtNl ],

N0

так как N0 = 0.

Для двухтактного алгоритма при k = 2 получаем

К [At (N1 + N2 )] = Е

l

і

К

l+l

Е AN

m=1

Е Ni

2m=0

= К [AtNl ]

К [At (N1 + N2)

и так далее.

Алгоритм (4) в явном виде, например для индикаторной функции сравнения при числе установленных тактов L в полном цикле поразрядного преобразования, раскрывается следующим образом:

Е

к-1

Е N

1=1

Eo- h

2nk

n

At

= Е

к-1

Е N

1=1

At

к-1 к-1

Е Ni к-1 Е Ni

!1=х X -Е 2 l=j Е

j=l

Е NA

i=1

- Е

к-1

Е N

1=1

n

At

.Eo.

2nk

, к = 1,2, •••, L,

т. е. описывается системой итерационных алгоритмов L-го порядка и легко трансформируется в алгоритм вида (З) для Ni = N = const. При этом

0

0 Е Ni

следует иметь в виду, что Е 9i = 0» 2 i=1 = 20.

i=1

Параметр L определяет структурную схему АЦП и для Ni = N = const и L = 2 соответствует структурной схеме, приведенной на рис. 1.

Промышленностью выпускаются также АЦП, построенные на основе алгоритмов многотактного

преобразования, у которых допускается временное перекрытие кодов в каждом такте преобразования. Такие алгоритмы с определенной модификацией целесообразно использовать в АЦП конвейерного типа, которые имеют преимущество по быстродействию при преобразовании, в том числе для изменяющегося во времени входного сигнала [3]. Подобные модифицированные АЦП рассмотрены ниже. При числе разрядов р, на которое перекрываются коды в каждом £-м такте преобразования, алгоритм (3) представляется в виде

E(niAt)= Е[(ni -l)At] +

X, Е [(п - l)At]], 2'

Е Nm-Pm

i = 1, 2, •••, к,

(5)

где п1 = N. + 1, ..., N. + Ыр п2 = N. + Ы1 + 1, ...,

N + Ы2; ...; пк = N. + Ы1 + ... + - 1 + 1, ...,

Ыо + Ы1 + ••• + Ык - 1 + Ык; Ыо = 0; ро = 0, 0 ^рі < Ы «пі = Ео2-пі, і = 1, 2, .... *.

Результатом преобразования является значение кода

К

К

i+l At Е N

m=1

к \ к-1

At Е Ni = Е

l=1 l=0 Е Nm-P,

2m=0

Для двухтактного алгоритма при k = 2 получаем

Е(nlДt)= Е [(п1 — 1^t ] +

+ ф{[ x,Е [(n1 — l)дt]], an1},

i = 1; n1 = N0 +1,..., N1;

Е (n>2^) = Е [(n — l)Дt] +

+ ф{[X, Е[(n2 — 1)Дt]], 2Nl—P\ an2 },

i = 2; П2 = Ni +1,..., Ni + N2;

К

К [ At (N1 + N2 )] = Е

1 '

l+l

Е AN

m=1

= К [AtNl ]

=0 Е Ni-Pi

2m=0

К [ At (N1 + N2 )

2 Nl-pi

и так далее.

Исследуем представленные алгоритмы посредством моделирования. Для того чтобы выяснить, имеют ли многотактные алгоритмы допол-

0

нительные преимущества по сравнению с обычными алгоритмами поразрядного уравновешивания, проведем их сравнительный анализ при одном и том же числе разрядов преобразования. Рассмотрим динамику уравновешивающей величины для двухтактного индикаторного алгоритма аналого-цифрового преобразования и сравним ее с соответствующей динамикой обычного, фактически однотактного или индикаторного алгоритма [1].

На рис. 2 показаны 3-мерные графики, полученные в результате моделирования однотактно-го и двухтактного индикаторных алгоритмов преобразования при различных, одинаковых для обоих алгоритмов, значениях входного постоянного сигнала в отсутствие помех. На рис. 3, а—в представлены в виде древовидного фрактала графики процесса преобразования входного сигнала, изменяющегося случайно от преобразования к преобразованию и остающегося постоянным в процессе преобразования различными алгоритмами аналого-цифрового преобразования. Первая позиция графиков соответствует значениям входного сигнала, одинаковым для обоих рассматриваемых алгоритмов. Значения входного сигнала распределены в пределах диапазона преобразования от 0 до 1 по равномерному закону распределения вероятностей. Графики рис. 3, а и б

1,0

0,9

0,8

0,7

0,6

0,5

0,4

0,3

0,

0,

N о

■ Рис. 2. Сравнение результатов преобразования 15разрядными (разряды отложены по оси х) индикаторными алгоритмами: поразрядного уравновешивания и двухтактным — разных значений входного сигнала, изменяющихся дискретно с шагом 0,15 от 0,15 до 1,5; позиция 17 по оси х соответствует операции суммирования для двухтактного индикаторного алгоритма

0 2 4 6 8 10 12141618202224262830323436

■ Рис. 3. Процесс преобразования входного, изменяющегося случайно от преобразования к преобразованию постоянного сигнала с равномерным законом распределения: а — 14-разрядными знаковыми алгоритмами аналого-цифрового преобразования: позиции 2-18 — двухтактный алгоритм; позиции 19-33 — однотактный алгоритм; б — 15-разрядными знаковыми алгоритмами аналого-цифрового преобразования: позиции 2-20 — трехтактный алгоритм; позиции 21-36 — однотактный алгоритм; в — 15-разрядными индикаторными алгоритмами аналого-цифрового преобразования: позиции 2-20 — трехтактный алгоритм; позиции 21-36 — однотактный алгоритм

получены по результатам преобразования для 20 случаев, рис. 3, в — для 15 случаев.

Моделирование показало, что среднеквадратические ошибки (СКО) погрешности остаются равными (в пределах статистической погрешности моделирования) для постоянного сигнала и при воздействии одинаковой аддитивной помехи. На рис. 4, а, б для сравнения представлены графики, характеризующие процесс преобразования синусоидального сигнала в код для различных типов алгоритмов. Как следует из сравнения алгоритмов, двухтактный алгоритм практически не имеет преимуществ по точности при одинаковом числе разрядов по сравнению с обычным алгоритмом поразрядного уравновешивания.

Если использовать в многотактном алгоритме АЦП алгоритм параллельного типа [3], то для исследования необходимо представить этот алгоритм также в аналитическом виде. Особенность алгоритма параллельного типа и реализующего его АЦП, представленного на рис. 5, состоит в том, что входной сигнал одновременно сравнивается в 2N - 1 СУ с аналогичным количеством уровней уравновешивающей величины, формируемой из источника опорного напряжения Е0 посредством делителя, собранного на сопротивлениях Я. Результаты параллельного сравнения входного сигнала с уравновешивающими величинами за один такт преобразуются также параллельно в специальном электронном устройстве — приоритетном шифраторе — в двоичный выходной код.

В математической форме операцию параллельного преобразования можно представить в виде

N

Ео Е а 2

(6)

где а1 для индекса I = 1, 2, ..., N принимает последовательно значения 1 или 0 по результатам сравнения в соответствии с нарастанием двоичного кода на 1 от 0 до 2^ поэтому

0

N

;- Ео Е а 2

і=1

h\х — Ео2

h \ х — Ео 2

—N —N+1

N

Н{...} — оператор, описывающий функцию приоритетного шифратора результатов сравнения,

: Результаты преобразования; в конце цикла

0 2 4 6 8 1012141618202224262830323436

Результаты преобразования^ в конце цикла

2 4 6 8 1012141618202224262830323436

■ Рис. 4. Процесс преобразования входного синусоидального сигнала: а — в двоичный 11-разрядный код посредством знакового алгоритма поразрядного уравновешивания; б — в двоичный 10-разрядный код посредством знакового двухтактного алгоритма: —•— — входной сигнал; — А — — результат преобразования

Сигнал управления

Вход

Рис. 5. Структурная схема АЦП параллельного типа; К — компараторы, реализующие индикаторную функцию сравнения

■

которая выполняется в течение временного такта Ы, формируемого сигналом управления.

Как следует из формулы (6), с увеличением числа разрядов двоичного кода на разряд количество СУ и, следовательно, сложность приоритетного шифратора удваивается. Это и является основной причиной, сдерживающей рост числа разрядов в АЦП параллельного типа и переход к схемам параллельно-последовательного типа, дальнейшим техническим совершенствованием которых являются параллельно-последовательные АЦП конвейерного типа.

Особенностью схемы рис. 6, в отличие от схемы, приведенной на рис. 1, является то [4], что в ней имеется два блока УВХ, назначение которых состоит в следующем. Поскольку общее время преобразования в течение одного цикла разбито на два временных подынтервала, в каждом из которых осуществляется одновременно процесс аналого-цифрового преобразования различными АЦП, то, естественно, можно организовать их параллельную работу по конвейерному принципу. Этот принцип заключается в том, что пока в АЦП2 осуществляется процесс преобразования, с АЦП1 считывается результат предыдущего преобразования в буферный регистр, происходит запоминание в блоке УВХ1 следующего значения входного сигнала и выполнение нового преобразования. Процесс нового преобразования в АЦП1 несколько сдвинут на короткое время относительно начала процесса преобразования АЦП2 для выполнения на фиксированном интервале Дt следующих операций: считывания результата предыдущего преобразования с АЦП1 в буферный регистр и в регистр ЦАП; подготовки к следующему преобразованию АЦП1 («сброс»

Входной

□

УВХ1

К

ей

со

ей

«-

«

К

И

О)

Ч

м

ей

А

К

АЦП1

ЦАП

Xі

7 битм Г 7 бит

х2 Г"* Х2

УВХ2

Г

АЦП2

Х1 8 бит и

Хг,

Буферный регистр

8 бит

Сумматор с коррекцией ошибки

Выходной регистр

^ 13 бит

Выходной двоичный код

■ Рис. 6. Структурная схема параллельно-последовательного АЦП конвейерного типа

в исходное состояние); операций на аналоговом сумматоре-усилителе; запуска УВХ1 и УВХ2 и, наконец, запуска на преобразование АЦП1 и АЦП2. Однако по величине суммарный сдвиг Дt от перечисленных вспомогательных операций значительно меньше, чем общее время преобразования в каждом АЦП, участвующем в полном цикле аналого-цифрового преобразования. Для компенсации этого временного сдвига и уравнивания времени преобразования в каждом АЦП АЦП2 имеет большее число разрядов по сравнению с АЦП1. Эта разница в разрядности позволяет также на цифровом сумматоре с коррекцией выполнять суммирование кодов с усреднением и тем самым улучшать не только динамические свойства АЦП, а и дополнительно его помехоустойчивость. Подключение УВХ2 к входному сигналу можно осуществить различными способами (см. рис. 6).

Аналого-цифровые преобразователи конвейерного типа имеют определенное преимущество по быстродействию при преобразовании, в том числе при преобразовании изменяющегося во времени входного сигнала, даже при использовании в АЦП1 и АЦП2 алгоритмов последовательного действия типа поразрядного уравновешивания. При числе разрядов р,, на которое перекрываются коды в каждом ,-м цикле преобразования, алгоритм для конвейерного АЦП представляется в виде

Е (пДі) = Е [(пі — 1)Ді ] +

Ф

[х, Е|(пі — 1)Д£]], 2

і—1

Е Nm—Pm

т=0

і = 1,2,..., к, (7)

где П1 = N. - Г0 + 1, ..., N. - Г0 + Ы1; п2 = N1 - г0 + + 1, ..., Ы1 - Г1 + Ы2; ...; пк = Ы2 - Г0 + ••• + - 1 + + 1, ..., Ы1 + ... + Ык - 1 + Ык; Ы0 = 0; р0 = 0, 0 ^ рі < < Ni; к = 1, ..., L — число установленных тактов преобразования; апі = Е02Пі, пі = 1, 2, ..., Ni; п1 =

= N0 - Г0 + 1, •••, N0 - Г0 + N1; П2 = N1 -- г 1 + 1, ..., N1 - г 1 + N2; ... ; пк = N1 - г1 + 1, ...,

Nk _ 1 - Гк _ 1 + Nk — число тактов сравнения в соответствующем поддиапазоне; г — число перекрывающихся временных тактов уравновешивания в і-м поддиапазоне преобразования; N0 = 0; р0 = 0, г0 = 0; к = 1, ..., L. Результатом преобразования является значение кода

К

МЕ N—"і—1 =Е

к—1

К М Е Nm — Гт-1 т=1

і

Е Nm—Pm

2т=0

Ї,

Для двухтактного алгоритма при k = 2 получаем

E(n1At)= Е [(n1 — l)At] +

+ Ф {[ Е [(n1 — 1)At]] > an }>

i = 1; n1 = N0 + 1, ..., N1;

Е(n2Дt)= Е [(n — 1)Д^ +

+ ф{[x, Е[(n — l)Дt]], 2Nl~л, аП},

i = 2; n2 = N1 + 1, ..., N1 + N2';

К [At (N1 + N2 - Г1 )] = E

l

і

К

E At (Nm - rm-1)

m=1

= К [AtNl

E Nm-Pm

2m=0

К [ At (N2 - Г1)]

2Nl-Pl

и так далее.

Алгоритм, представленный формулой (7), при соответствующем выборе параметров L, риг трансформируется в алгоритмы (1)-(5) и последовательный алгоритм поразрядного уравновешивания и, таким образом, иллюстрирует динами-

ку творческой мысли инженеров в исторический период развития цифровой электроники, охватывающий вторую половину прошлого века.

Литература

1. Тихонов Э. П. Аналитико-имитационное исследование и оптимизация алгоритмов аналого-цифрового преобразования в условиях воздействия помех // Ин-формационно-управляющие системы. 2007. № 2 (27). Ч. 1. С. 12-21; № 3 (28). Ч. 2. С. 2-14.

2. Романов О. Обзор новых АЦП компании ANALOG DEVICES // Электронные компоненты. 2004. № 2. С. 33-35.

3. Аналого-цифровые преобразователи: http://www. gaw.ru/html.cgi/txt/doc/adc/adc_4_2.htm

4. Сигма-дельта АЦП фирмы Analog Devices // Электронные компоненты и системы. Киев: VD MAIS. Май 1996. C. 20-25.

5. Тихонов Э. П. Алгоритмическое описание и сравнительный анализ свойств сигма-дельта АЦП // Инфор-мационно-управляющие системы. 2007. № 4 (29). Ч. 1. С. 2-12; № 5 (30). Ч. 2. С. 2-13.

6. Юдич М. З. Аналоговые сравнивающие устройства. М.: Машиностроение, 1984. 96 с.

йи^ 9