CC BY
5УДК 621.3.049
Моделирование рабочих процессов цифровых фильтров высокоскоростного модулятора для PLC-модемов
А. В. Глухов, А. А. Алексеев, Г.В. Перов, В.И. Сединин
Разработаны модели цифровых фильтров квадратурного модулятора для передачи данных по силовым цепям. Фильтр оптимизирован по электрическим параметрам для снижения энергопотребления и размеров СБИС.
Ключевые слова: PLC-модем, передача данных по силовым цепям, цифровые фильтры, инструменты моделирования электрических процессов в цифровых СБИС.
1. Введение
Power Line Communication (PLC) - совокупность технологий высокочастотного информационного уплотнения линий электропитания, технологий «без новых проводов», перспективное стратегическое направление для России.
PLC-обмен реализуется на различных платформах. Одной из перспективных по скорости передачи данных и помехозащищённости является DS-2.
Основой технологии DS-2 является использование частотного разделения сигнала, при котором высокоскоростной поток данных разбивается на несколько относительно низкоскоростных, каждый из которых передается по отдельной поднесущей частоте с последующим их объединением в один сигнал. Использование поднесущих частот в диапазоне 3—33 МГц не оказывает влияния на передачу по проводам обычной электроэнергии, поскольку составляет существенную разницу в сравнении со стандартными 50 или 60 Гц электрических сетей. Так «обычная» электросеть может одновременно доставлять электроэнергию и данные.
Основой всех разновидностей PLC является использование частотного разделения сигнала. В настоящий момент используется технология ортогонального частотного мультиплексирования (OFDM). При этом основной используемый диапазон частот составляет от 20 до 300 МГц.
PLC-модемы на платформе DS-2 позволяют создавать оптимизированные виртуальные локальные сети (OVLANs), обеспечивающие разделение данных и резервирование маршрутов передачи информации с использованием протокола Spanning tree (STP). Кроме того, поддерживается шифрование данных для защиты передаваемой информации и автоматическое дистанционное обновление встроенного программного обеспечения.
Основные преимущества PLC-технологий:
• низкие совокупные затраты на оборудование, материалы, электромонтажные и строительно-монтажные работы;
• отсутствие эксплуатационных затрат;
• упрощённая процедура согласования разрешений на монтаж и эксплуатацию, -разветвлённая топология организованной в России сети без использования повторителей;
• устойчивость связи к изменению погодных условий.
В отличие от США и Японии, в России и большинстве стран Европы электросети низкого напряжения, запитанные от трансформаторных подстанций, помимо всего, отличаются:
• низким активным сопротивлением фаза-нейтраль;
• большой суммарной длиной и разветвлённостью линий;
• большим числом потребителей и высоким энергопотреблением, что в совокупности
накладывает определённые ограничения как на частотный диапазон PLC, так и на тип
модуляции несущей.
Цифровые повышающие преобразователи частоты - один из комплектующих PLC-модемов - преобразуют комплексный низкочастотный сигнал в высокочастотный. Входной комплексный сигнал имеет относительно невысокую частоту дискретизации, обычно соответствующую символьной скорости. Этот сигнал фильтруется и интерполируется до частоты несущего сигнала с выхода блока цифрового синтезатора частоты (DDS). Типовая структура цифрового повышающего преобразователя частоты, как правило, включает формирователь импульсов (pulse-shaping filter), интерполирующий фильтр, блок цифрового синтезатора частоты, блок квадратурного модулятора, компенсирующий фильтр с характеристикой вида «инверсный sine», цифроаналоговый преобразователь.
Поэтому разработка экономически эффективных алгоритмов и моделей расчёта составляющих компонентов преобразователя является актуальной задачей.
2. Постановка задачи
В [1, 2] приведены расчёты частотных характеристик интерполяторов на основе каскада гребенчатых фильтров и интеграторов (CIC), представлены общие рекомендации по разработке интерполяторов на основе CIC-фильтра с программно-изменяемым коэффициентом интерполяции.
Подавление зеркальных образов исходного сигнала, образующихся в процессе интерполяции, в [2] достигается увеличением числа каскадов пары «гребенчатый фильтр -интегратор», однако такой вариант имеет существенные недостатки: а) возникает сильная неравномерность в полосе пропускания, что требует реализации более сложного компенсирующего фильтра; б) значительно возрастает разрядность интеграторов. В результате снижается эффективность интерполятора для подавления спектральных образов и обеспечения коэффициента интерполяции.
Целью настоящей работы является разработка рабочих моделей предыскажающего, интерполирующего, инверсного sinc-фильтров высокочастотного квадратурного модулятора с пониженным потреблением энергии и уменьшенными размерами компонентов.
3. Теория
При разработке модели использовался маршрут, включающий следующие этапы: расчёт фильтров в среде Matlab, разработка Verilog-кода отдельных функциональных блоков (интеграторов, гребенчатых фильтров, блоков суммирования с запоминанием переноса, умножителей, и т.д.), их синтез и определение пределов производительности, корректировка моделей фильтров с учётом максимальной производительности, реализация общей модели блока программируемого интерполирующего фильтра, генераций Verilog-кода, его оптимизация и верификация.
Под интерполяцией понимается повышение частоты дискретизации исходного сигнала методом вставки нулей и дальнейшей процедурой фильтрации с помощью низкочастотного фильтра. При этом в частотной области спектр исходного сигнала остаётся практически неизменным. Основными требованиями в этом случае выступают обеспечение высокого подавления зеркальных образов и высокой равномерности в полосе пропускания. Для реализации в СБИС CIC-фильтр является наиболее оптимальным, поскольку изменение коэффициента интерполяции происходит программно и не требует изменения структуры
схемы или наличия большого числа банков фильтров. В этом случае CIC-фильтр рассчитывается для максимального коэффициента интерполяции. Учитывая коэффициент усиления CIC-фильтра
К = 20 • 1св10 (Я • М)Н ,
где М — дифференциальная задержка, N — количество каскадов фильтра, Я — коэффициент интерполяции, возникает необходимость в схеме выравнивания коэффициентов усиления с помощью сдвигового регистра.
Исследуя нормированные характеристики CIC-фильтра для разных коэффициентов интерполяции в области полосы пропускания (рис. 1), можно заметить их сильное различие в точке 0.4Fs, где Fs — частота дискретизации входного сигнала.
Рис.1. Нормированные характеристики фильтров в точке 0.4Fs для различных коэффициентов интерполяции При 4 каскадах фильтр, второй лепесток характеристики фильтра находится на уровне 52 дБ (рис. 2).
Как отмечалось, для получения большего подавления зеркальных образов сигнала достаточно увеличить количество каскадов фильтра, увеличивая разрядность интеграторов, что может ограничить быстродействие схемы. Поэтому дополнительное подавление образов сигнала в предложенной схеме обеспечивается промежуточным интерполяционным фильтром, реализованным на двух полуполосных с общим коэффициентом интерполяции Я = 4.
Magnitude Response (dB)
Frequency (kHz)
Рис. 2. Характеристика ОЮ--фильтра для R = 4
Использование промежуточного интерполятора преследует две цели:
а) первый ноль характеристики С1С-фильтра «сдвигается» вправо по оси частот, соответственно, обрабатываемый сигнал находится в более равномерной области характеристики С1С-фильтра;
б) вследствие периодичности спектра дискретного сигнала полосы пропускания зеркальных образов характеристики интерполятора располагаются в нулях С1С-фильтра; второй и последующие лепестки характеристики оказываются в областях заграждения промежуточного интерполятора (рис. 3).
Total Response
О 2 4 6 8 10 12 14 16 Frequency Hz б
х 10
Рис. 3. Расположение зеркальных образов дополнительного интерполятора на характеристике CIC-фильтра
Использование дополнительного интерполятора приводит к уменьшению разброса значений характеристик для различных коэффициентов интерполяции в точках 0.4Fs, (рис. 4), и для компенсации неравномерности может использоваться более простой КИХ-фильтр с меньшим набором коэффициентов.
Magnitude Response (dB)
Рис. 4. Нормированные характеристики фильтров в точке 0.4Fs
для различных коэффициентов интерполяции с использованием дополнительного интерполятора
Часто компенсирующий фильтр выполняет дополнительную интерполяцию (как правило, не более 2), упрощая реализацию С1С-фильтра [3]. Однако использование широкополосного компенсирующего фильтра более предпочтительно, поскольку значительно снижает порядок фильтра, также частотная характеристика фильтра-компенсатора имеет более плавный вид.
4. Результаты моделирования
Моделирование работы фильтров проводилось в среде МаШЬ^тиНпк-МоёеЫш с обязательным синтезом и дальнейшим исследованием максимальной частоты работы с использованием средств статического временного анализа. Проведены расчёты компенсирующего фильтра для различных коэффициентов интерполяции, полуполосных интерполирующих фильтров, коэффициентов сдвига схемы выравнивания выходных разрядов С1С-фильтра, а также коэффициентов масштабирующего умножителя на выходе фильтра-компенсатора для более плавного изменения усиления С1С-фильтра при изменении коэффициента интерполяции.
Неравномерность характеристики «пары компенсирующий фильтр — С1С-фильтр» при использовании промежуточного интерполятора составляет не более 0.05 дБ, ослабление в полосе пропускания - не более 0.8 дБ. Уровень подавление зеркальных образов входного сигнала составляет от 70 дБ, неравномерность дополнительного интерполирующего фильтра составляет не более 0.002 дБ, а ослабление в полосе пропускания 0.01 дБ.
Частотная характеристика для коэффициента интерполяции Я = 8 показана на рис. 5.
Рис.5. Результат моделирования. Общая АЧХ системы при Я = 8
Предыскажающий фильтр с характеристикой, инверсной АЧХ ^^фильтра
Структурная схема предыскажающего фильтра представляет собой классический КИХ-фильтр 4-го порядка с программным выбором набора коэффициентов и с управляемым коэффициентом усиления для выравнивания динамического диапазона для всех коэффициентов интерполяции (рис. 6).
ЫадпМе Незропэе (аВ)
____-
-Р1йег#1: ОиапЬг«] — - — • РШегОТ: 1?еТегепсе -Р®ег#2: аиапйгея ----РВег #2; (ЗеГегепсе -
...........
Ргечиепсу (ННг)
Рис 6. АЧХ предыскажающего фильтра Интерполирующие фильтры на основе полуполосных фильтров
Блок интерполирующих фильтров представляет собой каскад из двух полуполосных фильтров с порядками 54 и 18 соответственно. Коэффициент усиления первого фильтра выбран таким образом, что при замене умножителя во втором фильтре наибольшего коэффициента в импульсной характеристике на сдвиговый регистр, переполнение разрядной сетки не происходит. При расчёте фильтра особое внимание уделено подавлению зеркальных компонент в процессе интерполяции, для ослабления требования к последующему CIC-фильтру. Одним из положительных моментов использования полуполосных фильтров является снижение частоты работы умножителей в два раза за счёт полифазной структуры по сравнению с обычными фильтрами с конечной импульсной характеристикой (рис. 7).
1 ! ! I ^ ;-------- :________1
| |
;........; .......!........Г....... ........;
1 1 1
! ! 1 -------- 1
! 1 : г 1 1
! ; ;
; ; Ы----Ш \(Ш Л--- Л ;
Рис. 7. АЧХ интерполятора с Я = 4 на основе полуполосных фильтров
Интерполирующий фильтр с программируемым коэффициентом интерполяции В основе фильтра использовалась классическая схема С1С-фильтра (фильтра Хогенауэра) с программируемым сдвиговым регистром на выходе схемы. Поскольку для различных коэффициентов интерполяции С1С-фильтр вносит разное усиление, то особое внимание было уделено согласованию ослабления сигнала на выходе сдвигового регистра с программируемым усилителем на выходе предыскажающего фильтра. Такая структура компенсации дискретной природы ослабления сигнала на выходе сдвигового регистра обеспечивает наименьшее потребление при сохранении динамического диапазона выходного сигнала (рис. 8).
Рис. 8. АЧХ С1С-фильтра для нескольких коэффициентов интерполяции Фильтр с характеристикой инверсной sinc
Структурная схема представляет собой классический КИХ-фильтр 6-порядка
с мультиплексированием операции умножения для повышения быстродействия (рис. 9).
Magnitude Response (dB)
О 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9
Normalized Frequency (xe rad/sample)
Рис.9. АЧХ компенсирующего фильтра с характеристикой, инверсной 8!Ы"С
5. Обсуждение результатов
Результаты расчётов и моделирования показывают значительное улучшение характеристики С1С-фильтра с одновременным увеличением быстродействия схемы, что обуславливается меньшим количеством каскадов пары «гребенчатый фильтр — интегратор».
Моделирование поведения С1С-фильтра для различных коэффициентов интерполяции показало, что для больших коэффициентов интерполяции характеристику фильтра можно аппроксимировать функцией вида зт(х)/х и с ростом коэффициента разница значений функции в точке 0.4Fs становится незначительной. Основываясь на этом эффекте, использование дополнительного интерполирующего фильтра позволило сократить количество наборов коэффициентов компенсирующего фильтра до 2 для обеспечения неравномерности в полосе пропускания на уровне +/-0.05 дБ.
Фильтр-компенсатор располагается на входе тракта интерполяции, соответственно работает на частоте дискретизации входного сигнала.
Полуполосные фильтры реализованы в полифазной форме; таким образом, все арифметические операции выполняются на пониженной частоте дискретизации.
После доработки и оптимизации Verilog-кода, полученного из Matlab/Simulink и проведения синтеза для 180нм технологического процесса, и последующего проведения статического временного анализа получена максимальная частота работы схемы, равная 1 ГГц. Наиболее критичным компонентом в схеме, определяющим быстродействие, является последний интегратор CIC-фильтра, использующий сумматор с ускоренным переносом [4] . Таким образом, можно сказать, что полученная архитектура является оптимальной по отношению к технологическому процессу.
6. Выводы и заключение
Разработаны и оптимизированы по параметрам модели предыскажающий, интерполирующие, инверсный sinc-фильтры высокочастотного квадратурного модулятора, произведён синтез и статический временной анализ для 180нм технологического процесса изготовления устройства.
Коэффициент интерполяции фильтра изменяется программно в диапазоне 4 - 252, с шагом 4. Большинство блоков работает на частотах ниже частоты дискретизации выходного сигнала. Максимальная частота работы фильтра определяется последним интегратором фильтра и составляет 1ГГц.
Литература
1. Markovic D., Nikolic B., Brodersen R.W., Power and Area Efficient VLSI Architectures for Communication Signal Processing//Berkley Wireless Research Center, University of California at Berkley. Browse Conference Publications > Communications, 2006. ICC '06 P.54-81.
2. Hogenauer E.B. An Economical Class of Digital Filters for Decimation and Interpolation// IEEE Transitions on acoustics, speech, and signal processing, vol. ASSP-29,Nо.2, April 1981.P 155162.
3. Altera application note AN455. Understanding CIC Compensation Filter, Аpril, 2007, P.1-17.
4. Ryan Kastner, Anup Hosangadi and Farzan Fallah, Arithmetic Optimization Techniques for Hardware and Software Design, Cambridge University Pres, 2010, P.35-67.
Статья поступила в редакцию 19.04.2013; переработанный вариант — 28.06.2013
Глухов Александр Викторович
Начальник ОКБ ОАО «НЗПП с ОБК», email:GLV@ngs . ru, тел: +7-913-733-82-70. Алексеев Александр Александрович
Аспирант кафедры САПР ФГОБУ Сибирского государственного университета телекоммуникаций и информатики; email: alekseev@nzpp.ru, тел: +7-906-906-87-86
Перов Геннадий Васильевич
Замначальника ОКБ ОАО «НЗПП с ОБК», email: mef@ngs . ru, тел.+7-960-788-42-22. Сединин Валерий Иванович
зав. каф. САПР ФГОБУ Сибирского государственного университета телекоммуникаций и информатики, email: sedvi@bk.ru, тел. 8913-917-12-33
Digital filters workflow simulation of high speed modulator for PLC modems A.V. Gluhov, A.A. Alekseev, G.V. Perov, V.I. Sedinin
Digital filters models of quadrature modulator for data transmission via power circuits are developed. The filter is optimized according to electrical parameters for reduction of energy consumption and VLSI amount.
Keywords: PLC modem, data transmission via power circuits, digital filters, simulation tools of electrical processes and digital VLSI.
