CC BY
188
УДК 621.3.049.77
МЕТОДИКА РАЗРАБОТКИ В САПР САБЕ1ЧСЕ БАЗОВЫХ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ НА КМОП-ТРАНЗИСТОРНОМ УРОВНЕ С НАНОРАЗМЕРНЫМИ ПАРАМЕТРАМИ КАНАЛОВ
В.И. Борисов, А.В. Волкова, А.И. Мушта
В технологическом базисе GPDK 090 разработана методика создания базовых логических элементов НЕ, 2И-НЕ, 2ИЛИ-НЕ на КМОП-транзисторном уровне с наноразмерными параметрами каналов с произвольными (в пределах физической реализуемости) размерами топологических норм транзисторов. Показана реализация отдельных последовательностных устройств на базе разработанных логических элементов
Ключевые слова: технологический базис, методика, глубокосубмикронные и нано-проектные нормы, КМОП-транзистор, индуцированный канал, САПР Cadence Virtuoso
ционных систем(Windows, Unix, OS X). По ин-
Постановка задачи. «Мировое производство полупроводниковых изделий в своей подавляющей части основано на конструктивно-технологическом базисе КМОП-приборов» [1]. Комплементарные МОП-транзисторы (КМОПТ) с индуцированным каналом нашли самое широкое применение при проектировании и разработке цифровых интегральных микроэлектронных устройств в субмикронном и глубокосубмикронном технологических базисах.
Глубокосубмикронные КМОПТ характеризуются длиной канала Lc < 0,18 мкм., внедрение глу-бокосубмикронных технологий представляет собой актуальную задачу. [1, 2]. Используемые при проектировании логические элементы и построенные на них комбинационные и последовательностные логические устройства реализованы на типовых топологических нормах реализуемых технологий. Весьма актуальна задача перехода в технологический базис с наноразмерными топологическими нормами. Поэтому необходимо, в частности, разработать логические элементы на КМОП-транзисторном уровне с наноразмерными параметрами каналов. При этом с точки зрения эффективности дальнейшего анализа проектируемых нано-электронных изделий в логических элементах необходимо иметь возможность варьировать параметры каналов транзисторов.
Реализация задачи осуществляется в технологии 90 нанометров (GPDK090), в САПР CADENCE VIRTUOSO на основании лицензии [3].
Дистанционный доступ. До начала работы с комплексом проектирования необходимо а) установить программный продукт NX Client; б) получить ключ доступа на сервер.
Установка программы клиента NX. Зайти на сайт Nomachine (http://www.nomachine.com), в закладке download скачать программу NX Client. Эта программа может быть использована в ряде опера-
Борисов Вадим Игоревич - ВГТУ, магистрант, тел. 8-920-420-11-18
Волкова Анна Васильевна - ВГТУ, студент, тел. 8-951-567-75-20
Мушта Александр Иванович - ВГТУ, канд. техн. наук, профессор, тел. 8-919-185-68-30
струкции менеджера установить NX Client.
Настройка подключения. Для настройки параметров подключения обычно используется мастер конфигурации “NX Connection Wizard”. Открыть мастер конфигурации “NX Connection Wizard ” из меню программ. Нажать “Next” для начала работы мастера настройки конфигурации, и перейти к содержимому, показанному на рис. 1
Рис. 1. Настройка соединения
Присвоить имя сессии (оно может быть любым, пример: Client). Ввести адрес сервера.
Выбрать тип соединения ADSL. Потом нажать “Next”. В открывшемся окне, показанному на рис 2,
Рис. 2. Окно Connection Wizard
выбрать тип сервера “Unix”, и в следующем списке пункт по умолчанию “KDE” необходимо изменить на “Custom”. Затем нажать “Settings”, в окне настроек (рис. 3) выбрать “Run the following command”, и ввести команду “xterm”. Нажать “OK”, а затем “Next” в окне рис. Далее сохранить все настройки и создать ярлык на рабочем столе (рис. 4).
Добавление ключа. Для доступа к серверу используется аутентификация по ключу. Необходимо получить файл ключа, сохранить его у себя на ком-
пьютере. Далее необходимо импортировать этот
ключ следующим образом.
Рис. 3. Окно настроек “Settings"
Configuration completed
ГчІСИГ*-! ACH IIVIET ’my-serv". You may further configure your session by running the
\ — |s> Create shortcut on desktop
| Show the Advanced Configuration dialog
1 h |
Рис. 4. Окно завершения работы мастера конфигурации
- Запустить “NX Client” из списка программ, в итоге появится окно входа “NX Client” (рис. 5).
Рис. 5. Окно входа “NX Client"
- Нажать “Configure”, перейдя к окну настроек соединения (рис. 6). В отрывшемся окне нажать “Key”, затем нажать “Import” в окне выбора пути к файлу ключа (рис. 7.) и указать путь к файлу сохраненного ключа, нажав “Import”, и затем “OK”. Потом обязательно нажать “Save”, чтобы сохранить новое значение ключа (рис. 7.)
- Закрыть окно (рис.7), и нажать еще раз “Save” в окне рис. 6. чтобы сохранить изменения конфигурации. Закрыть окно настроек соединения (рис. 6), нажав “OK”. Нажать “Import” и указать путь к файлу ключа.
Рис. 6. Окно настроек соединения
Вход и завершение сеанса. Для входа на сервер необходимо запустить “NX Client”, ввести логин и пароль, и нажать “Login” (рис. 5). Или можно использовать значок подключения, настроенного вы-
ше. После установления соединения инициируеся окно терминала.
Рис. 7. Окно выбора пути к файлу ключа
В окне терминала можно выполнять любые команды Linux, и запускать необходимые программы, напр., nedit &. Для запуска файлового менеджера используется команда nautilus --nodesktop &. Можно при необходимости открыть необходимое количество терминальных окон, используя команду xterm &.
Завершение сеанса. После выхода из всех программ, завершите все окна терминалов, используя команду exit. Не используйте при этом кнопку «закрыть окно», т.к. это приводит к проблемам при последующем подключении.
Информационные технологии создания логических элементов на транзисторном уровне. В окне Virtuoso 6.1.3 выбрать вкладку Tools (инструмент) ^ Library Manager (рис. 8).
Рис. 8. Окно начала работы в Virtuoso 6.1.3
Для создания новой библиотеки необходимо использовать меню File —> New —> Library в окне CIW
lim) New Library ! ^ I B a )
Name Neui_Lib Directory (non-library directorit
Technology File
Compile an ASCII technology file ^ Reference existing technology libraries A. Attach to an existing technology library Do not need process information
Design Manager
Cancel . Defaults . , ftpply Help
ІІГПІ Attach Library to Technology Library
ІШІ
New Library New_Lib
Technology Library US Sths
analogLib
oasic =
cdsDefTechLib
■US . Cancel ^ _ Apply „ Help .
Рис. 9. Диалоговые окна создания новой библиотеки
(Command Interpreter Window) или из Library Manager. Далее необходимо задать имя библиотеки и выбрать опцию “Attach to an existing techfile” (прикрепить к существующему технологическому фай-
лу). В появившемся затем окне выбрать технологическую библиотеку (рис. 9).
После создания библиотеки можно приступить к вводу электрической схемы проекта. Для этой цели используется инструмент Virtuoso Schematic Editor (редактор). Основные операции при создании электрической схемы: создание ячейки с соответствующим видом, выбор и расположение элементов, редактирование свойств объектов, прорисовка шин межсоединений, добавление выводов и текстовых меток и т.д.
Внешний вид рабочего окна Virtuoso Schematic Editor представлен на рис. 10.
Рис.10. Внешний вид рабочего окна Virtuoso Schematic Edito
Последовательность действий для создания схемы:
1. Вставить элементы nmos и pmos транзисторов Create ^ Instance (элемент) или нажать кнопку 1 (рис. 10).
2. В появившемся окне нажать browse или вручную заполнить поля library, cell, view. Появится окно Library Select. В нем выбрать library, cell, view для транзисторов (рис. 11)
3. В окне Add Instance нажать Hide.
4. В окне Virtuoso Schematic Editor расположить выбранные элементы. Элементы можно добавлять сколько угодно раз, пока не нажмете Esc. Таким же образом добавлять выводы земли и питания.
5. Обозначить входные и выходные терминалы схемы Add^Pin или нажать кнопку 3 рис. 11.
6. Определить название терминала Pin Names.
7. Расположить терминал в нужном месте. Такие же операции нужно проделать для остальных пинов. сколько угодно раз, пока не нажмете Esc. Таким же образом добавлять выводы земли и питания.
Рис. 11. Окно выбора библиотеки, ячейки, вида
8. Соединить все узлы схемы Create ^ Wire (narrow
- узкий) или нажать кнопку 2 рис. 10. Необходимо определить начальную и конечную точки узла, редактор автоматически выберет, как провести соеди-
нение. Если автоматическое расположение не устраивает, можно выбрать и промежуточные точки. Вызвать форму свойств прибора или пина; выделить прибор или пин и нажать (q) или правой кнопкой мыши нажать и выбрать Propertis.
Информационные технологии создания логических элементов на транзисторном уровне.
Рассмотрим создание библиотечного элемента на примере создания элемента «Инвертор» Для этого необходимо выполнить следующие действия:
1. Собрать схему типового КМОП инвертора
2. Добавить пины входа (in) и выхода (out) . Для добавления используем меню вверху окна Create -Pin (рис. 12). Если необходимо добавить входной пин, выбираем в меню Direction input, в противном случаи output. (рис. 12)
Рис.12. Меню Create
Рис. 13. Меню выбора типа пина
После проведения этих действий получится схема, представленная на рис.14.
Рис. 14. Инвертор, с указанными пинами входа и выхода 3. После того, как добавлены пины входа и выхода, сохранить Ячейку (Cell). Далее необходимо создать
символьное описание данной схемы. Для этого нужно создать новый параметр в этой ячейке с инвертором. Необходимо открыть Library Manager, выбрать меню File- New - Cell View , в открывшемся окне выбрать свою ячейку и в меню Type выбрать schematic Symbol (рис Л 5).
Рис. 15. Меню выбора типа и вида схемы
4. После в открывшемся окне необходимо создать рисунок разрабатываемого элемента, в данном случае инвертора. Для создания условного графического обозначения электронного устройства используется панель Virtuoso Symbol Editor, (рис. 16)
Рис. 16. Фрагмент панели Virtuoso Symbol Editor
5. После завершения создания рисунка элемента необходимо включить пины входа и выхода в схему. Для этого используется меню вверху окна Create - Pin, также как в пункте 2.
Рис. 17. Символьное представление инвертора
6. Сохранить получившийся элемент (Save).
Теперь «Инвертор» можно добавлять в схему, как типовой элемент библиотеки.
Моделирование работы логических элементов на КМОПТ с наноразмерными топологическими нормами
1. После создания схемы необходимо провести анализ и получить временные диаграммы работы электронного устройства. Для этого необходимо в окне Virtuoso Schematic Editor выбрать вкладку Launch (запуск) ^ADE L, запустится окно Virtuoso Analog Design Environment (рис.18).
2. В окне ADE доступны различные опции моделирования. Для выполнения временного моделирования необходимо задать тип анализа tran (рис. 19).
3. Далее необходимо нажать кнопку 2 (рис. 18), что бы установить в каких точках схемы необходимо производить измерения (рис. 20). В окне установки
выводов нажать кнопку From Schematic, затем в окне Virtuoso Schematic Editor отметить входы и выходы, на которых необходимо получить временные диаграммы. Затем нажать кнопку ОК.
Рис. 18. Окно Virtuoso Analog Design Environment
Рис. 19. Окно установки типа анализа
Ц Setting Outputs -- Virtuoso Analog Design Environment (2)
— „ , , , „ * t Table Of Outputs
Name (opt,) I
EyPresslon to in Schematic
Calculator ^ Open A Get Expression ^ Close j N111 be v Plotted/Evaluated
Hill
^ Add A Delete Change Next ^ New Expression , Иі][Щ 4 Cancelv ^fipply j vHelp
Рис. 20. Окно выбора точек анализа
Для получения результата моделирования необходимо нажать кнопку ® (start), в окне появятся временные диаграммы анализируемого логического элемента.
Исследование базовых логических элементов на КМОПТ с наноразмерными топологическими нормами. Схема базового логического элемента НЕ, собранного на КМДП-транзисторах с индуцировн-
ным каналом и наноразмерными топологическими нормами, приведена на рис. 21. Временные диа-
граммы его работы - на рис. 22.
Рис. 21. Базовый логический элемент 2ИЛИ-НЕ на комплементарных МОП-транзисторах
в технологии 0РБК090
Временные диаграммы инвертора на КМОП-транзисторах в технологии вРБК090 представлены на рис. 22.
Рис. 22. Временные диаграммы БЛЭ НЕ, собранного на КМДП-транзисторах в наноразмерном топологическом базисе
Схема базового логического элемента 2ИЛИ-НЕ, собранного на КМДП-транзисторах с индуцированным каналом в технологии СРЭКОУО. представлена на рис. 23. Временные диаграммы его работы - на рис. 24.
Рис. 23. Базовый логический элемент 2ИЛИ-НЕ на комплементарных МОП-транзисторах
в технологии GPDK090
ц'"
) р ' « Û ' p's. ■ H ú
Рис. 24. Временные диаграммы БЛЭ ИЛИ-НЕ, собранного на КМДП-транзисторах
Схема базового логического элемента 2И-НЕ, собранного на КМОП-транзисторах с индуцированным каналом, приведена на рис. 25. Временные диаграммы его работы - на рис.26.
Рис. 2З. Базовый логический элемент 2И-НЕ на комплементарных МОП-транзисторах
в технологии GPDK090
k.Hrf r-r
: ,№
1™
i»
k'SHV- —1
ш
I. I
Л1 WTTüi I *■*■■■
Рис. 2б. Временные диаграммы БЛЭ 2И-НЕ, собранного на КМОП-транзисторах в наноразмерном топологическом базисе
Полученные временные диаграммы моделирования работы базовых логических элементов НЕ, 2ИЛИ-НЕ, 2И-НЕ, собранннных на КМОП-транзисторах с индуцированным каналом в наноразмерном топологическом базисе, полностью соответствуют таблицам истинности.
Информационные технологии анализа последовательностных цифровых электронных устройств на КМОП-транзисторах с проектными нормами 90 піп
Рассморим последовательностные устройства: D- и Я8-триггеры [4].
Электрическая схема инверсного асинхронного Я8-триггера на базовых логических элементах И-НЕ, реализованных на КМОП-транзисторах с индуцированным каналом, представлена на рис. 27. Для создания данного устройства использованы библиотечные элементы, созданные ранее.
tr« 1Й0п
47
Рис. 27. Инверсный асинхронный RS-триггер на элементах 2И-НЕ, реализованных на комплементарных МОП-транзисторах с индуцированным каналом в нанотехнологии с проектными нормами 9Q nm
Рис. 28. Временные диаграммы инверсного RS-триггера на БЛЭ 2И-НЕ, реализованных на КМОП-транзисторах в наноразмерном топологическом базисе
Рис. 29. Инверсный асинхронный схема RS-триггер на элементах 2И-НЕ, реализованных на комплементарных МОП-транзисторах с индуцирванным каналом в нанотехнологии с проектными нормами 9Q nm
Рис. 30. Временные диаграммы инверсного RS-триггера на БЛЭ 2ИЛИ-НЕ, реализованных на КМОП-транзисторах в наноразмерном топологическом базисе
Рис. З1. D-триггер с потенциальным управлением на БЛЭ 2И-НЕ, реализованных на комплементарных МОП-транзисторах с индуцирванным каналом в нанотехнологии с проектными нормами 9Q nm
Рис. 32. Временные диаграммы D-триггер с потенциальным управлением, реализованном на КМОП-транзисторах в наноразмерном топологическом базисе
Параметры генераторов
Логический элемент, устройство Генераторы 1 и 2 генератор 1 генератор 2
Выходное напряжение, В Время фронта, нс Время спада, нс Ширина импульса, мкс Период следования импульса, мкс Время задержки, мкс Период следования импульса, мкс Время задержки, мкс
И-НЕ 1 1 1 1 2 1 3 1,5
ИЛИ-НЕ 1 1 1 1 2 1 3 1,5
К^-триггер(на БЛЭ И-НЕ) 1 1 1 1 2 1 3 1,5
К^-триггер(на БЛЭ ИЛИ-НЕ) 1 1 1 1 2 1 3 1,5
D-триггер 1 1 1 1 2 1 3 1,5
Генераторы предполагают задание следующих параметров: время задержки, выходное напряжение, период следования импульса, время фронта, время спада, ширина импульсов. При проведении моделирования использованы значения параметров, приведённые в таблице.
Полученные временные диаграммы моделирования работы последовательностных устройств: Би ЯЕ-триггеров на базовых логических элементах 2ИЛИ-НЕ, 2И-НЕ, собранннных на КМОП-транзисторах с индуцированным каналом в нано-размерном топологическом базисе, полностью соответствуют таблицам истинности.
Заключение
Впервые в технологическом базисе ОРБК 090 разработана методика создания базовых логических элементов на КМОП-транзисторном уровне с нано-размерными параметрами каналов с произвольны-
ми (в пределах физической реализуемости) размерами топологических норм транзисторов.
Показана реализация последовательностных устройств ( на примере D- и RS-триггеров) в нано-размерном технологическом базисе с использованием разработанных базовых логических элементов.
Литература
1. Красников Г.Я. Конструктивно-технологические особенности субмикронных МОП-транзисторов. В 2-х частях, часть 1: -М. Техносфера. 2002, 413 с.
2. Красников Г.Я. Конструктивно-технологические особенности субмикронных МОП-транзисторов. В 2-х частях, часть 2: -М. Техносфера. 2004, 535 с.
3. University software license and maintenance ar-geement. Argeement №: USLMA / VST / 1210. Date of ar-geement: December 8, 2010.
4. Новожилов О.П. Основы цифровой техники. Учебное пособие. -М.: РадиоСофт, 2004, 526 с.
Воронежский государственный технический университет
METHOD DEVELOPMENT IN CAD CADENCE BASIC ELEMENTS OF CMOS LOGIC IN TRANSISTOR LEVEL WITH CHANNEL PARAMETERS IN NANO V.I. Borisov, A.V. Volkova, A. I. Mushta
In the technological GPDK090 developed a method to create the basic logic elements NOT.NAND2, NOR2 in CMOS transistor level with nanosize channel. with a choice of sizes of the channel (in the range of physical realizability) in the topological rules of transistors. Shows the implementation certain devices based on sequential logic elements designed
Key words: CMOS technology methodology deep-submicron and nano-design rules MOSFET Cadence Virtuoso
