Метод поблочного высокоуровневого синтеза цифровых систем Текст научной статьи по специальности «Компьютерные и информационные науки»

Литература

1. Дж.Р.Армстронг Моделирование цифровых систем на языке УНШ

2. Вишняков Ю.М. Инструментарий разработчика СБИС- М- М: МиР>,992г-

радиотехнический институт, Таганрог, 1993г. Монография. Таганрогский

3. Пилипушко Е.М. Технологические особенности проектирования

использованием РЯО,1ЕСТ-САО. Таганрог: ТРТУ “Сбопнт, ™ Цифровых устройств с

1995г. аучиых трудов молодых ученых”,

УДК 53.072.11

Попов Д.И.

Метод поблочного высокоуровневого синтеза цифровых систем

Рассмотрим метод построения структурного представления iwdmon на основании алгоритмического описания. Под алгоритмическим систем или БИС

будем понимать описание модели работы цифрового устройств 0Писанием в Дальнейшем стандартных конструкций: а с использованием шести

1. Множество {Х|, Х2,... Хк} операций и операторов по nDeofirv»«

2. Последовательность действий. BEGIN А, В\ END ванию данных;

3. Условие с двумя вариантами действий IF <условие> THEN A ELSE В\

4. Условие с одним вариантом действий IF <условие> THEN А;

5. Цикл с предусловием WHILE <условие> DO А;

6. Цикл с постусловием REPEAT A UNTIL <условие> ;

Блоки А и В могут в свою очередь состоять из таких же станл В дополнение к стандартным конструкциям можно ввести *™ртных конструкций.

1. Выбор варианта двс Дополнительные:

CASE <выражение> OF

1: А/; 2: А?; п: А„;

OTHERWISE: А\

ENDCASE

2. Безусловный переход GOTO <метка>

Нетрудно видеть, что описанные конструкции ЯВЛЯЮТСЯ VHW аналоги в любом алгоритмическом языке программирования в у ивеРсальными и имеют зрения можно говорить об универсальности алгоритмическог°КОГО Уровпя‘ С этой точки системы на основании стандартных конструкций. ° Г1Редставления цифровой

После того как с помощью таких конструкций составлена алг необходимо осуществить операцию выделения условных °Ри™ическая модель БИС алгоритмической модели. Под условным состоянием будем п УпРавляк)Щих состояний результате наступления которого необходимо производить какиеП°Н^МаТЪ Такое состояние, в данными. Управляющее состояние соответствует каждому бло ° ПРовеРки наД входными преобразованию данных. В управляющем состоянии при пос °Пе^аци^ №1И операторов по должен вырабатываться сигнал для инициализации необходимых °»НИИ структУРН0Й модели пример. Действий. Приведем простой

WHILE ЕоО DO

IF R=1 THEN BEGIN x=min(x+l,16); z=0; END

Известия ТРТУ

Тематический выпуск

ELSE BEGIN x=max(0,x-l); z=l; END;

Такой фрагмент алгоритмического описания может быть представлен пятью состояниями;

S1: Условное состояние проверки входных данных Е;

S2: Условное состояние проверки входных данных R;

S3: Управляющее состояние, инициирующее процесс вычисления х и z при истинности Условия R=l;

S4: Управляющее состояние, инициирующее процесс вычисления х и z при ложности Условия R-1;

S5: Завершающее состояние. В зависимости от последующих за указанным фрагментом Действий может быть как управляющим, так и условным.

Следующим шагом по анализу алгоритмического описания цифровой системы является выделение входного и выходного алфавитов синтезируемого структурного представления. Входным алфавитом будем считать множество всевозможных условных операций, встречающихся в алгоритмическом описании. Каждому условию ставится в соответствие две буквы входного алфавита, обозначающие истинность и ложность этого условия. Если в алгоритмическом описании встречалось g условий, то мощность входного алфавита будет 2g. В выходной алфавит включаются абстрактные буквы, соответствующие управляющим сигналам для инициализации выполнения различных блоков операций над данными. Таким образом, любое алгоритмическое описание может быть представлено в виде графа или Диаграммы состояний. На основании полученной диаграммы состояний строится автоматная Модель цифрового управляющего устройства. Она оптимизируется стандартными методами поиска эквивалентных состояний, затем производится кодирование состояний, переход к табличному двоичному представлению, получаются системы булевых функций, которые также минимизируются известными методами. В результате осуществляется переход к структурной модели. В нашем примере диаграмма состояний будет выглядеть как показано на рисунке 1.

Входной и выходной алфавит полученного абстрактного автомата представляется Множествами {а, Ь, с, d} и {у 1, у2} соответственно. Каждая буква входного алфавита определяет некоторое условие в алгоритмическом описании, а выходного сигнал к осуществлению необходимых операций.

В общем случае, класс цифровых устройств, проектируемых предложенным способом, Может быть представлен структурной схемой, показанной на рисунке 2. Блок управления строится в соответствии с описанным методом. Дешифратор DS определяет назначение сигнала, инициирующего определенную операцию. Соответствующий операционный блок Может осуществлять необходимые операции, например, суммирование, умножение, наращивание счетчика, сравнение, выбор минимума или максимума и т.п. С другой стороны, операционный блок может являться устройством такого же класса, но на более низком уровне Иерархии. В качестве оптимизации приведенной структуры можно предложить вывод Некоторых управляющих сигналов на операционные блоки непосредственно из блока Управления, минуя дешифратор. Это позволит сократить разрядность дешифратора. Другим путем расширения класса устройств, проектируемых предложенным методом, является ведение адресной шины и элементов памяти. Тогда такой класс проектируемых БИС будет Достаточно близок к микропроцессорным устройствам.

Для реализации предложенного метода проектирования цифровых устройств необходимо разработать язык алгоритмического описания проектов. Язык должен содержать ®се необходимые конструкции для возможности полного описания алгоритма работы Цифровой системы. Для целей синтеза можно использовать подмножество языка VHDL, с°Держащее конструкции для описания поведения (секция behaviour). Использование методов синтаксического анализа позволяют выделить условные и управляющие состояния и построить 110 алгоритмическому описанию абстрактный автомат. Дальнейшие преобразования не 8ызывают особых трудностей. В связи с этим, этап автоматизированного проектирования БИС На функциональном уровне может быть расширен новыми программными средствами,

Абстрактная автоматная модель управляющего устройства

Рис. I

Структурная схема, соответствующая алгоритмическому описанию

снимающими с разработчиков большую часть рутинной концентрироваться только на поведенческом описании БИС. ^ °ТЫ’ позв°ляя

им