CC BY
11НАНОЭЛЕКТРОНИКА
DOI: 10.17725/rensit.2022.14.027
Классические и интеллектуальные подходы к статическому
временному анализу СБИС: обзор Васильев Н.О., Заплетина М.А., Иванова Г.А.
Институт проблем проектирования в микроэлектронике РАН, http://www.ippm.ru/
Зеленоград, Москва 124365, Российская Федерация
E-mail: vasilyev_n@ippm.m, %apletina_m@ippm.ru, ivanova_g@ippm.ru
Поступила 06.12.2021, рецензирована 13.12.2021, принята 28.12.2021
Представлена действительным членом РАЕН В.В. Колесовым
Аннотация: Статья посвящена систематизации современного научного опыта и направлений развития методов оценки временных параметров и характеристик цифровых интегральных микросхем. В ней приведен сравнительный анализ интеллектуальных и классических, в том числе статистических, методов статического временного анализа, обозначены актуальные задачи и направления будущих исследований. Особое внимание в работе уделено интеллектуальным методам сокращения пессимизма оценки временных характеристик интегральной схемы, в частности, уменьшению степени влияния ложных путей и учету вариаций технологических и эксплуатационных параметров. Согласно проведенному анализу последних публикаций (за 2013-2021 гг.), для построения интеллектуальных методов оценки временных характеристик микросхем часто используются различные виды нейронных сетей и инструменты регрессионного анализа. В ряде работ, ориентированных на уменьшениепессимизма классического статическоговременного анализа, аргументируется преимущество ансамблевых методов. Отмечено, что методы этого типа демонстрируют более точные результаты по сравнению с одиночными методами в условиях недостаточного количества обучающих данных.
Ключевые слова: статический временной анализ, статистический статический временной анализ, интеллектуальные методы, искусственный интеллект, машинное обучение, ложные пути, Signal Integrity
УДК 621.3.049.771.14
Благодарности: Работа выполнена при поддержке гранта РНФ №17-19-01645.
Для цитирования: Васильев Н.О., Заплетина М.А., Иванова Г.А. Классические и интеллектуальные подходы к статическому временному анализу СБИС: обзор. РЭНСИТ: Радиоэлектроника. Наносистемы. Информационные технологии, 2022, 14(1):27-38. DOI: 10.17725/ rensit.2022.14.027._
Classical and intelligent approaches for VLSI static timing analysis: an overview
Nikolay O. Vasilyev, Mariya A. Zapletina, Galina A. Ivanova
Institute for Design Problems in Microelectronic of Russian Academy of Sciences, http://www. ippm.ru/
Zelenograd, Moscow 124365, Russian Federation
E-mail: vasilyev_n@ippm.ru, %apletina_m@ippm.ru, ivanova_g@ippm.ru
Received September 25, 2021, peer-reviewed October 11, 2021, accepted October 25, 2021
Abstract: The paper systematizes the modern scientific and technical experience of VLSI timing analysis. It provides a comparative overview of some existing classical and intelligent methods of static timing analysis, as well as identifies actual tasks and directions for future investigation. The special attention is paid to the intelligent methods for reducing the pessimism of the integrated circuits' static timing analysis results. In particular, an elimination of the false paths and the technological and operational parameters variations are considered. According to recent publications (issued in 2013-2021), various types of neural networks and regression analysis tools are often used to build intelligent methods for estimating the timing characteristics of integrated circuits. In a number of works aimed at reducing the pessimism of classical static timing analysis, the advantage of ensemble methods is argued. It is noted that methods of this type demonstrate more accurate results compared to single methods in conditions of insufficient training data.
Keywords: static timing analysis, statistical static timing analysis, intelligent methods, artificial intelligence, machine learning, false paths, Signal Integrity
Acknowledgements. This research is supported by RSCF (grant No. 17-19-01645). For citation: Nikolay O. Vasilyev, Mariya A. Zapletina, Galina A. Ivanova. Classical and intelligent approaches for VLSI static timing analysis: an overview. RENSIT: Radioelectronics. Nanosystems. Information Technologies, 2022, 14(1):27-38. DOI: 10.17725/rensit.2022.14.027._
Содержание
1. Введение (28)
2. Статический временной анализ. термины и определения (29)
3. Статистический статический временной анализ (30)
4. Интеллектуальные методы статического временного анализа (32)
5. обсуждение интеллектуальных методов для СВА (36)
6. заключение (36) Литература (37)
1. ВВЕДЕНИЕ
При проектировании интегральных схем (ИС) определение их временных параметров и характеристик является стандартной задачей. Для её решения, как правило, используются методы статического временного анализа (СВА; англ. Static Timing Analysis, STA), позволяющие проанализировать работоспособность интегральной схемы при заданных временных ограничениях. СВА позволяет получить информацию о том, какие пути в схеме являются критическими, т.е. такими, на которых наблюдается наибольшая
задержка при распространении сигнала, а также при какой наибольшей частоте тактового сигнала функциональность ИС не нарушается.
Методы СВА обладают рядом преимуществ по сравнению с более ранними методами временного анализа ИС, например, использованием векторов входных сигналов. Однако с уменьшением технологических норм и с сопутствующим ростом размерности задач проектирования, особенности классических методов СВА становятся причиной снижения их эффективности. Так, при использовании традиционных методов СВА для получения разброса временных характеристик схемы необходимо проводить расчет временных характеристик несколько раз для различных вариаций параметров функционирования элементов микросхемы. Для покрытия всех возможных вариантов необходимо провести временной анализ 2П раз, где п — количество параметров функционирования подсхем ИС. Однако на практике используется допущение о том, что если схема будет корректно работать при наихудших условиях, то и при типичных условиях ее функционирование не будет нарушено, поэтому анализ обычно
НАНОЭЛЕКТРОНИКА
производится только для наилучшего и наихудшего случая. Хоть это допущение и корректно, необходимо учитывать, что худший случай подразумевает худшие значения всех параметров одновременно, что является маловероятным событием. Из-за этого полученный с помощью классических методов СВА результат зачастую оказывается излишне пессимистичным.
Можно выделить несколько направлений развития методов для устранения недостатков статического временного анализа. Во-первых, для уменьшения пессимизма оценки и минимизации размерности задачи СВА используются [1] методы для поиска ложных путей. Во-вторых, существует направление, использующее статистические распределения для описания разброса временных характеристик интегральной схемы, — статистический статический временной анализ (ССВА, англ. Statistical Static Timing Analysis, SSTA) [2]. В-третьих, в последние годы получили развитие методы СВА СБИС, основанные на подходах, моделях и алгоритмах искусственного интеллекта (ИИ). Цель данного обзора состоит в систематизации современного научного опыта, касающегося перечисленных подходов к оценке временных параметров и характеристик цифровых интегральных микросхем. В работе выполнен сравнительный анализ интеллектуальных и классических методов СВА.
2. СТАТИЧЕСКИЙ ВРЕМЕННОЙ АНАЛИЗ.ТЕРМИНЫ И ОПРЕДЕЛЕНИЯ
Рассмотрим математический аппарат, основные термины и определения, применяемые для формулировки и решения задачи временного анализа СБИС. Для представления интегральной схемы в методах СВА обычно используют модель временного графа (англ. timing graph). Временной граф — это взвешенный направленный ациклический граф G = {V, E}, где множество элементов vi е V представляет вершины графа, а
множество элементов е.. = (v., v.), e е E —
1] v i'
его дуги. Каждая дуга е. = (v, v.) исходит из вершины v и заходит в вершину v . Каждая вершина v временного графа G соответствует
электрическому узлу схемы. Каждая дуга е. представляет задержку между вершинами v и v, а вес этой дуги d соответствует значению этой задержки. Количество дуг, входящих в вершину v, называется полустепенью захода и обозначается d+(v), а множество таких дуг называется входным множеством вершины v. (fanin(vi)). Количество дуг, исходящих из вершины v, называется полустепенью исхода и обозначается d"(v), а множество таких дуг называют выходным множеством вершины v. famut(y')). Путем p в графе G называется последовательность дуг в графе, где конец предыдущей дуги является началом новой дуги. Задержка d на пути p может быть получена суммированием всех весов дуг и задержек вершин на этом пути.
Время прибытия (англ. Arrival Time, AT) вершины v. — это время, необходимое для того, чтобы сигнал достиг вершины v.. Оно вычисляется как сумма максимальных задержек на пути от первичных входов схемы до вершины v.. Требуемое время прибытия (англ. Required time, RT) — это время, за которое сигнал должен дойти до вершины v., чтобы удовлетворить временным ограничениям, заданным пользователем. Время перехода (англ. Transition Time) - это время, за которое вход элемента меняет свое логическое состояние при изменении сигнала на предшествующем узле схемы. Критическим путем называется путь между входом и выходом схемы, на котором наблюдается наибольшая задержка сигнала. Запас по времени (англ. Slack) — это разница между RT и AT. Положительная величина запаса по времени означает, что схема удовлетворяет пользовательским временным ограничениям, в то время как отрицательная означает, что задержка на критическом пути слишком большая и требует оптимизации.
Рассмотрим пример схемы на Рис. 1а. Временной граф для данной схемы изображен на Рис. 1b; рядом с именем вершины в скобках указано значение задержки на ней, а рядом с дугами графа указан их вес. Время прибытия сигнала AT вычисляется по движению от входов схемы к выходам.
a b
Рис. 1. Логическая схема (а) и пример расчета времени прибытия сигналов на временном графе (b).
Требуемое время прибытия RT распространяется в обратном направлении от выходов схемы к входам (Рис. 2a). Величина запаса по времени, ввиду того, что для её вычисления необходимо знать как AT, так и RT, вычисляется в последнюю очередь. Как видно из Рис. 2b, наибольшая задержка наблюдается на пути d ^ h ^ y ^ f а величина запаса по времени на узле f Slackf = RTf — ATf = 7 — 6.8 = 0.2.
Одной из проблем традиционных методов СВА является то, что временной граф не учитывает логическую структуру схемы, что потенциально может привести к тому, что среди критических путей могут появиться ложные. Под ложным путем понимается такой путь во временном графе, который не может быть реализован в процессе функционирования устройства ни при одной входной комбинации значений сигналов. В случае, если в состав множества критических путей попадут ложные, результат СВА может оказаться излишне пессимистичным.
3. СТАТИСТИЧЕСКИЙ СТАТИЧЕСКИЙ ВРЕМЕННОЙ АНАЛИЗ
Как отмечалось ранее, на практике оценка временных параметров и характеристик с помощью традиционных методов СВА, в
RT-1.4
RT-1.3 _5Э}\0 з
H.-'l ч У
/—\ f.3 RT^3 6 / АТ-6 6 AT-B.S
rt=O.2 Jos?
шо)У~~а7 АТ=ЗА
a b
Рис. 2. Необходимое время прибытия сигналов на
временном графе (а); критический путь и величина
Slack (b).
целях оптимизации затрачиваемого времени, проводится для двух крайних случаев вариаций параметров внутренних подсхем (например, стандартных ячеек) анализируемой ИС. Вводные данные для проведения такой оценки формируются с помощью характеризации подсхем ИС в PVT углах (англ. Process Voltage Temperature, значения технологических параметров подсхем, рабочих напряжений и температур), соответствующих наилучшим и наихудшим условиям функционирования и физической реализации этих подсхем. Хотя вариации макропараметров, например температуры или напряжения питания, могут быть аппроксимированы с помощью характеризации подсхем в нескольких PVT углах, вариации локальных параметров, к которым относятся деградационные явления или флуктуации технологических параметров элементов при производстве, не могут быть учтены в полной мере в связи с их многообразием. Согласно [3], число необходимых запусков моделирования для полного покрытия всех возможных источников вариаций в виде технологических параметров находится в пределах 27 — 220. При более ранних технологических нормах производства микроэлектронных изделий неполный учет технологических параметров не оказывал большого влияния на результаты детерминированного СВА, однако при уменьшении размеров компонентов схемы это становится причиной получения излишне пессимистичного результата.
Данные проблемы частично решаются использованием статистического статического временного анализа. В ССВА используются не детерминированные величины задержек и вариаций параметров среды (напряжения и температуры) и физических (флуктуаций структур и межсоединений), а случайные, которые характеризуются функциями
распределения. Результатом такого анализа служит распределение временных характеристик схемы, которое позволяет оценить реальную тактовую частоту устройства, а также выход годных изделий с заданными ограничениями на временные характеристики.
НАНОЭЛЕКТРОНИКА
Методы ССВА можно разделить на две группы. Методы первой группы ориентированы на анализ путей распространения сигналов (англ. Path-based SSTA, PBA) [4]. Недостаток этих методов состоит в том, что их необходимо применять многократно ко всем элементам множества анализируемых путей, что приводит к их высокой вычислительной сложности. Методы второй группы направлены на анализ блоков подсхем (англ. Block-based SSTA, BBA, также Graph-Based Analysis, GBA). Вычислительная сложность данных методов обычно является линейной от количества блоков в схеме, но точность анализа при таком подходе ниже.
Разница в подходах продемонстрирована на Рис. 3а,Ь. Количество путей значительно возрастает при увеличении количества вершин во временном графе. Причем чем больше связность вершин в графе, тем больше путей необходимо проанализировать в PBA подходе (Рис. 3a). В то же время в блочном подходе сложность анализа зависит лишь от количества вершин графа, представляющего схему. Кроме того, в методах СВА на основе анализа путей каждый путь анализируется индивидуально, в то время как в BBA(GBA) подходе анализ производится за один непрерывный проход в направлении от входов схемы к ее выходам (Рис. 3b).
Согласно [5], в коммерческих программных средствах СВА часто реализуется следующая идея. Блочно-ориентированный подход может использоваться для предварительного анализа схемы и получения критических путей, которые затем дополнительно анализируются с помощью PBA подхода.
При анализе методами ССВА используются два оператора [5]: сложение и максимум распределений. Сложение для n независимых нормальных распределений P P ..., Pn с математическими ожиданиями ¡и ц ..., цn и
среднеквадратичными отклонениями а, а, выполняется следующим образом:
2 h = N
v = 2hа, 2
где N1^, о) — нормальное распределение с математическим ожиданием р и среднеквадратичным отклонением о.
Для зависимых распределений суммарное среднеквадратичное отклонение принимает следующий вид:
/х-'" х—' "
а = у/ 2 i =1 2 ; =1
a b
Рис. 3. Ориентированный на анализ путей подход (а) и блочный подход (b).
1 РРР],
где р — коэффициент корреляции между задержками элементов г и].
Как отмечается в [5], применение операции максимума не всегда имеет очевидное решение. Если два нормальных распределения Р и Р2 с математическими ожиданиями р и р2 и среднеквадратичными отклонениями о1 и о2, соответственно, независимы и не пересекаются, или два нормальных распределения имеют сильную зависимость, а их среднеквадратичные отклонения сравнимы, т.е. о ~ о2, то при р1 > р2, тах(Р1, Р2) = Р1. Однако в случае, когда два нормальных распределения пересекаются и имеют сильную корреляцию, а их среднеквадратичные отклонения трудно сравнить, или два нормальных распределения не зависят друг от друга, но пересекаются, результат операции их максимума может оказаться распределением, отличным от распределения Гаусса, из-за чего статистический временной анализ усложняется. Это означает, что исследованию операции максимума случайных величин в статистическом статическом временном анализе должно быть уделено особое внимание. Вместе с тем, согласно авторам [5], результат операции максимума распределений в ССВА в форме, отличной от нормального распределения, является редкой ситуацией и, как правило, оказывает незначительное влияние на итоговый результат ССВА.
4. ИНТЕЛЛЕКТУАЛЬНЫЕ МЕТОДЫ СТАТИЧЕСКОГО ВРЕМЕННОГО АНАЛИЗА
Одной из важных проблем статического
ВАСИЛЬЕВ Н.О., ЗАПЛЕТИНА М.А., ИВАНОВА Г.А.
НАНОЭЛЕКТРОНИКА
временного анализа, как было отмечено ранее, является излишний пессимизм из-за влияния ложных критических путей. Поиску таких путей во временном графе посвящен ряд работ зарубежных и отечественных исследователей. В частности, в работе [6] используется метод резолюций, который можно назвать простейшим вариантом интеллектуального подхода к решению этой задачи.
Метод резолюций используется для вывода новых правил из набора уже существующих. Он применяется в системах искусственного интеллекта и является основой языка программирования Prolog. Имея заданные временные ограничения и исходный набор тривиальных логических импликаций
элементов схемы, авторы [6] выводят новые импликации с помощью метода резолюций и находят логико-временные противоречия в путях распространения сигнала. Логические импликации представляют отношения между узлами схемы вида. если узел a равен логическому нулю, то узел b равен единице. При обнаружении логико-временного противоречия алгоритм [6] покидает данную ветвь временного графа и не учитывает её в дальнейших преобразованиях. Результаты проведенного моделирования с применением данного метода позволили снизить оценку задержки на ряде схем более, чем на 50%.
Проблеме устранения ложных путей при СВА также посвящена работа [7]. В ней предлагаются алгоритмы обнаружения ложных путей на основе анализа прошлых и текущих состояний узлов схемы с помощью программы для автоматической генерации тестовых наборов. В [7] реализованы три алгоритма поиска ложных путей и проведено их сравнение. Результатом работы служит уменьшение количества критических путей на ~33%. Алгоритмы, применяемые в предыдущей работе, были также рассмотрены в [8]. В этой работе представлено сравнение результатов анализа с помощью СВА без поиска ложных путей, СВА с поиском ложным путей, ССВА без поиска ложных путей, ССВА с поиском ложных путей, а также СВА и ССВА с применением нейронных сетей [9]. Архитектура нейронной сети, использованная авторами, имеет 1 скрытый слой с 20 нейронами,
1 входной слой и 1 выходной слой. В работе нейронной сети учитывались такие параметры, как количество входов и выходов анализируемой схемы, количество логических элементов, количество межсоединений, потребляемая мощность, количество вентилей на критическом пути. Результаты работы показывают, что время прибытия сигнала (АТ), рассчитанное с помощью ССВА, в среднем на 7% меньше полученного с помощью СВА. Для большинства тестовых схем анализ с применением нейронной сети удалось выполнить быстрее, чем традиционный ССВА, а точность результатов оказалась выше. Однако необходимо отметить, что отчет о результатах в [8] носит эскизный характер и требует расширения и дискуссии.
Применение нейронных сетей для статистического статического временного анализа описано и в статье [10], где распределения параметров, оказывающих влияние на результат СВА, рассматриваются как дискретные величины. В этих условиях авторы обращают внимание на проблему операции максимума двух дискретных распределений, а также на то, что операция их сложения может привести к взрывному росту количества интервалов дискретизации функции распределения по мере продвижения вглубь временного графа, что выливается в экспоненциальный рост вычислительной сложности.
Для решения этих проблем авторы [10] предлагают заменить стандартные операции сложения и вычисления максимума на аппроксимацию этих операций, созданную с применением глубокого обучения. Согласно их предположениям, это позволит аппроксимировать результат с высокой точностью, а вычислительная сложность при этом будет линейной. Проведенные экспериментальные расчеты показали среднюю ошибку 0.7% для математического ожидания и 2.56% для среднеквадратичного отклонения для предложенного метода по сравнению с методом Монте-Карло. При этом ускорение по сравнению со стандартными решениями составило 20.7 раза в среднем.
Комбинированный подход на основе РВА и методов машинного обучения был
НАНОЭЛЕКТРОНИКА
предложен в работе [11]. Хотя временной анализ на основе графа подсхем выполняется значительно быстрее, чем анализ на основе путей (РВА), оценка запаса по времени в методах GBA является излишне пессимистичной. В связи с этим, в [11] предлагается применение методов машинного обучения для предсказания результата РВА на основе результата GBA. Базовой единицей анализа в работе является так называемая биграмма, объединяющая два последовательных схемотехнических элемента (ячейки) на временном пути.
В процессе формирования предсказательной модели [11] были определены структурные и электрические параметры схем, которые приводят к различиям в результатах РВА и GBA. К таким особенностям относятся:
1) время перехода в первом элементе биграммы;
2) время перехода во втором элементе биграммы;
3) АТ первого элемента биграммы;
4) отношение максимального времени перехода входов первого элемента биграммы ко времени перехода конкретного входа этого элемента;
5) АТ второго элемента биграммы;
6) нагрузочная способность первого элемента биграммы;
7) нагрузочная способность второго элемента биграммы;
8) функциональность первого элемента биграммы;
9) функциональность второго элемента биграммы;
10) выходное множество первого элемента биграммы;
11) нагрузочная емкость первого элемента биграммы;
12) накопленная суммарная величина (4) для текущего пути во временном графе;
13) задержка распространения сигнала второго элемента биграммы.
Согласно результатам [11], исключение хотя бы одного из этих пунктов способно привести к снижению точности предсказания на величину
от 2% до 27%.
Метод [11] построен на основе нелинейных моделей деревьев классификации [12] и регрессии. Деревья регрессии использовались для расчета значений времени прибытия сигнала для каждой биграммы на основе результатов GBA, а деревья классификации помогли определить расхождение между результатами РВА и GBA на основе набора обучающих данных. Полученные в ходе тестирования результаты демонстрируют сниженный пессимизм по сравнению с методами GBA при сохранении низкой вычислительной сложности. В среднем снижение разницы между РВА и GBA в оценке времени прибытия сигнала составило 26.6%.
Проблема корреляции результатов, получаемых с помощью программных средств СВА разных вендоров, исследуется в работе [13]. Интерес к ней связан с тем, что программные средства ведущих компаний (обеспечивающие результат СВА, соответствующий так называемому "золотому" отраслевому стандарту) имеют высокую стоимость, из-за чего их приобретение и регулярное обновление не всегда представляется возможным. Таким образом, существует потребность в установлении различий как между средствами СВА "золотого стандарта" и их более дешевыми (или свободно распространяемыми) аналогами, так и между различными их версиями.
Авторами [13] предложен метод на основе машинного обучения для предсказания результатов одного программного средства СВА на основе результатов, полученных другим. Настройка метода была выполнена на основе следующих параметров анализируемых ИС:
1) эффективная нагрузочная емкость;
2) величина емкостной связи (для режима
соблюдения целостности сигналов);
3) емкость заземления;
4) сопротивление межсоединений;
5) время переключения входа элемента;
6) время переключения выхода элемента;
7) задержка элемента;
8) задержка межсоединений;
9) время установки триггеров;
10) общая задержка схемы;
11) запас времени на пути.
В работе использовался набор линейных и нелинейных методов машинного обучения (регрессия методом наименьших квадратов (МНК), искусственные нейронные сети (ИНС), регрессия по методу опорных векторов с ядром в виде радиальной базисной функции) и случайные леса [14]. Для каждой из моделей авторы подбирали метод, который наилучшим образом уменьшал как среднеквадратичный разброс, так и разницу между максимальным и минимальным отклонением результатов двух сравниваемых ПО для СВА. Отмечается, что МНК регрессия и ИНС показывают меньшую эффективность по сравнению со случайными лесами и регрессией по методу опорных векторов для задачи минимизации диапазона отклонений. Модель на основе ИНС наиболее эффективна при моделировании времени установки и задержек ячеек, а регрессия по методу опорных векторов показывает отличный результат при моделировании задержек межсоединений и каскадов. Модель на основе случайных лесов обеспечила положительный результат при моделировании запаса по времени. Для реализации этих моделей использовался встроенный набор инструментов Matlab vR2013a для ИНС, библиотека LIBSVM для метода опорных векторов в Matlab [15] и реализация случайного леса на Matlab с открытым исходным кодом [16].
С помощью предложенного метода [13] удалось до 6.6 раз уменьшить расхождение расчетных значений времени установки сигнала и задержек элементов схемы с учетом данных анализа целостности сигналов (англ. Signal Integrity) и разброса технологических параметров элементов (англ., on-Chip variation) и до 4 раз без этого учета.
С уменьшением технологических норм в микроэлектронике проблема целостности сигналов при анализе временных характеристик схем становится всё более актуальной. Чаще всего, СВА выполняется для цифровых сигналов, однако любой цифровой сигнал по своей природе является аналоговым и подвержен схожим эффектам (перекрестные
помехи, шум источника питания и т.д.), влияние которых становится сильнее с уменьшением размеров элементов топологии. Выполнение СВА с учетом целостности сигналов является трудоемкой задачей, а программные средства, способные выполнять такой вид анализа, обычно поставляются отдельно и по более высокой цене. Ввиду этого, в работе [17] были проанализированы электрические и логические параметры, которые приводят к разнице во времени между классическим СВА и СВА с учетом целостности сигналов. Полученные параметры были использованы для обучения нейронной сети со следующей структурой. 1 входной слой, 2 скрытых слоя, в каждом из которых находится количество нейронов вплоть до удвоенного числа входных параметров, и 1 выходной слой. Кроме того, для моделирования использовался метод опорных векторов с радиальной базисной функцией. Для объединения результатов анализа с помощью нейронной сети и метода опорных векторов было использовано гибридное суррогатное моделирование (англ. Hybrid Surrogate Modeling), основы которого даны в [18].
Практическая часть работы [17] состоит из трех экспериментов. Первый был проведен для валидации модели предсказания задержки и времени перехода. Средняя ошибка для времени перехода и для задержки в абсолютных значениях составила 0.6% и 1.4%, соответственно, по сравнению с методом СВА с поддержкой целостности сигналов. В худшем случае ошибка составила 8.8% для времени перехода и 6.9% для задержки. Во втором эксперименте был проведен тест надежности модели с помощью расчета временных характеристик для вариантов тестовых схем, не использовавшихся при обучении. В результате эксперимента средняя ошибка предсказания составила 2.6%, а в худшем случае — 12.3%. В третьем эксперименте было проведено сравнение точности с ранее упомянутой моделью [13]. Предложенная авторами [17] модель показывает значительно меньшую ошибку.
Ещё одним важным приложением методов СВА является оценка временных характеристик схем на различных этапах маршрута проектирования. Так, в работе [19]
НАНОЭЛЕКТРОНИКА
рассматривается вопрос временного анализа имплементаций пользовательских схем на основе данных процедуры размещения. Трассировка межсоединений вносит весомый вклад во временные характеристики, из-за чего приходится использовать пессимистичную оценку на всех этапах до трассировки для обеспечения корректного функционирования ИС. Авторы [19] предлагают использовать методы машинного обучения для снижения пессимизма оценки временных характеристик на этапе размещения. При формировании моделей и тренировки алгоритмов машинного обучения учитывались следующие параметры:
1) Выходная емкость драйвера (емкость выхода предыдущего логического элемента) и емкость стока (емкость входа нагрузочного логического элемента). В общем случае выходная емкость драйвера пропорциональна его нагрузочной способности, а емкость стока представляет собой нагрузку для драйвера. Эти величины определяют задержку и фронт сигнала.
2) Расстояние между драйвером и целевым стоком — в модели в один момент времени рассчитываются временные характеристики одного элемента, т.н. целевого стока. Согласно [19], расстояние по вертикали и горизонтали от драйвера пропорционально задержке межсоединений.
3) Максимальное время переключения входов драйвера.
4) Расположение других стоков, помимо целевого. В связи с тем, что для машинного обучения необходимо фиксированное число входных параметров, в работе используется среднее значение расположения остальных стоков по координатам x и y, а также их разброс.
В работе [19] сравниваются три метода машинного обучения для решения задачи: 1) алгоритм линейной регрессии Lasso; 2) нейронная сеть; 3) случайный лес. Обучение выполнялось на данных СВА, примененного к уже отрассированным схемам. Проблема ложных путей в данном подходе учитывается косвенно с помощью алгоритма СВА, использованного для подготовки обучающих данных. Тестирование
проводилось на тех же тестовых схемах, что и обучение, но ресинтезированных с измененными параметрами для получения иной имплементации схемы. В результате метод на основе случайного леса продемонстрировал наименьшую среднеквадратичную ошибку как в оценке задержки, так и в оценке времени перехода. В работе было проведено сравнение с коммерческим программным средством СВА, согласно которому, предложенный метод на основе машинного обучения продемонстрировал лучший результат. Он был подтвержден не только сравнением расчетной задержки, оказавшейся более близкой к реальным значениям, но также меньшим разбросом временных параметров схемы по сравнению с результатами коммерческого ПО для СВА.
Исследование зависимости временных характеристик схемы от напряжения питания представлено в работе [20]. Главный её тезис заключается в том, что именно разница в напряжении питания вносит основной вклад в разницу задержек при функционировании в различных условиях. Как отмечалось нами ранее, обычно характеризация элементов производится в нескольких РУТ-углах и не покрывает все возможные вариации как технологических, так и макропараметров. Авторы [20] предлагают использовать машинное обучение для выполнения СВА с различными напряжениями источников питания.
В основе метода [20] используется сверточная нейронная сеть [21] из такого предположения, что задача определения задержки на пути схожа с задачей компьютерного зрения. Так, в задачах компьютерного зрения изображения представляются в виде трехмерного тензора Н, С), где W — ширина изображения, Н — высота изображения, С — цветовые каналы изображения. По аналогии с этим, углы характеризации можно представить в виде трехмерного тензора (Р, V, Т), где Р — вариации технологических параметров электронных компонентов, V — вариации напряжения питания, Т — вариации температуры. Для моделирования в работе используется метод линейной регрессии, метод Lightgbm [22] и ансамбль этих двух методов. Авторами [20] было проведено два вычислительных эксперимента.
ВАСИЛЬЕВ Н.О., ЗАПЛЕТИНА М.А., ИВАНОВА Г.А.
НАНОЭЛЕКТРОНИКА
В первом предсказывалась задержка на пути для одного значения напряжения питания на основе СВА для другого значения напряжения питания при том же значении параметра Р. Ансамбль методов продемонстрировал лучший результат среди остальных с максимальной ошибкой менее 4.9%. Во втором эксперименте предсказывалась задержка на пути для заданного значения напряжения питания с заданными вариациями компоненты Р на основе СВА с другими параметрами напряжения питания и вариаций технологических параметров электронных компонентов. Максимальная ошибка в этом случае составила 7.9%.
5. ОБСУЖДЕНИЕ ИНТЕЛЛЕКТУАЛЬНЫХ МЕТОДОВ ДЛЯ СВА
Среди представленных работ по применению искусственного интеллекта для решения задач СВА наиболее часто предлагаются различные виды нейронных сетей. В пользу этого вывода свидетельствуют и работы, не рассмотренные подробно в рамках данной статьи, приведенные в Таблице 1. Вместе с тем, искусственные нейронные сети не являются универсальным
Таблица 1
Применение интеллектуальных подходов для задач статического временного анализа интегральных схем
Объект исследования Задача СВА Метод решения Ссылка
Учет помех СВА с учетом помех питания Нейронная сеть, метод опорных векторов, 1_8Вооз1 [23]
Корреляция результатов СВА СВА с учетом вариаций задержек путей при моделировании в различных углах характеризации Нейронная сеть [24]
Соотнесение результатов СВА при различных условиях моделирования Множественная линейная регрессия [25]
Деградация свойств транзисторов Предсказание временных харектеристик с учетом деградации транзисторов Нейронная сеть с прямой связью [26]
Снижение ресурсо-емкости СВА СВА с параллельной обработкой данных Нейронная сеть [27]
способом решения любых задач СВА. Существует ряд работ [11,14,16,17], посвященных исследованию и сравнению результатов нескольких методов машинного обучения для частных задач СВА. Как оказалось, в большинстве случаев в данных работах лучший результат обеспечивает ансамбль методов (например, сочетание метода линейной регрессии и метода Lightgbm в [20], нейронная сеть и метод опорных векторов в [17]). Также хорошие результаты демонстрирует методы на основе "Случайного леса", являющегося ансамблем деревьев решения. Предположительно, ансамбли методов показывают более точные результаты по сравнению с одиночными методами по причине их лучшего поведения в условиях недостаточного количества данных для обучения. Кроме того, за счет разнообразия содержащихся в их составе математических зависимостей они способны полнее учесть нелинейную природу задач временного анализа.
Наиболее безопасный тезис, выводимый на основании современного научного и технического опыта, можно сформулировать следующим образом. Для каждой задачи в рамках статического временного анализа необходим тщательный подбор подходящего интеллектуального метода или их комбинации, а также внимательная проработка способа формирования наборов обучающих и тестовых данных. В настоящее время не сформирована единая методология решения задач определения временных характеристик интегральных схем на основе методов ИИ.
6. ЗАКЛЮЧЕНИЕ
В статье рассмотрены применения классических и интеллектуальных подходов к проблеме временного анализа интегральных схем. Одной из частых задач, решаемых в современных работах, является снижение пессимизма оценки временных характеристик, свойственного методам статического временного анализа. Небольшая часть работ посвящена ускорению СВА интегральных схем без значительной потери точности.
Большой интерес к применению интеллектуальных подходов к временному
НАНОЭЛЕКТРОНИКА
анализу ИС наблюдается со стороны зарубежных ученых, в то время как русскоязычных исследований по данной теме крайне мало. Предположительно, причина этого кроется в том, что длительное время на отечественных предприятиях и в центрах разработки микроэлектроники использовалось исключительно зарубежное проприетарное программное обеспечение и в собственных разработках не было настоятельной необходимости.
Анализ существующей научной и технической литературы помог выявить перспективные направления будущих исследований. К ним относится элиминация влияния ложных путей, снижение общего пессимизма оценки временных параметров проектируемых ИС, характерного для методов статического временного анализа, детальное изучение операций сложения и поиска максимума распределений вариаций технологических и макропараметров ИС, учет фактора помех при временном моделировании и соблюдение целостности сигналов, установление корреляции между результатами временного анализа на разных этапах проектирования ИС, а также между разным, в том числе проприетарным, ПО для временного анализа, или в промежуточных PVT-углах.
ЛИТЕРАТУРА
1. Wang SJ, Tzeng TH, Li KSM. Fast and accurate statistical static timing analysis. Proceedings of IEEE International Symposium on Circuits and Systems (ISCAS), Melbourne, VIC, Australia, 2014: 25552558. DOI: 10.1109/ISCAS.2014.6865694.
2. Blaauw D, Chopra K, Sristava A, Scheffler L. Statistical timing analysis: From basic principles to state of the art. IEEE transactions on computer-aided design of integrated circuits and systems, 2008, 27(4):589-607.
3. Forzan C, Pandini D. Statistical static timing analysis: A survey. Integration, 2009, 42(3):409-435.
4. Shibuya T, Nitta I, Homma K. Statistical static timing analysis technology. Fujitsu Sci. Tech. J, 2007, 43(4):516-523.
5. Amin CS, Menezes N, Killpac K, Dartu F,
Choudhury U, Hakim N, Ismail YI. Statistical static timing analysis: How simple can we get? Proceedings of the 42nd annual Design Automation Conference, 2005:652-657. DOI: 10.1145/1065579.1065751.
6. Соловьев РА, Глебов АЛ, Гаврилов СВ. Статический временной анализ с обнаружением ложных проводящих путей на основе логических импликаций. Проблемы разработки перспективных микроэлектронных систем, 2006, 1:22-28.
7. Parnerkar SV Timing False Path Identification using ATPG Techniques. Master's thesis. 2010:1-19.
8. Ramesh SR, Jayaparvathy R. Artificial neural network model for arrival time computation in gate level circuits. Automatika, 2019, 60(3):360-367.
9. Abiodun OI, Jantan A, Dada KV, Omolara AE, Mohamed NA, Arshad H. State-of-the-art in artificial neural network applications: A survey. Heliyon, 2018, 4(11):e00938. D0I:10.1016/j. heliyon.2018.e00938.
10. Savari MA, Jahanirad H. NN-SSTA: A deep neural network approach for statistical static timing analysis. Expert Systems with Applications, 2020, 149:20 p. DOI: 10.1016/j.eswa.2020.113309.
11. Kahng AB, Mallappa U, Saul L. Using machine learning to predict path-based slack from graph-based timing analysis. Proceedings of IEEE 36th International Conference on Computer Design (ICCD), 2018:603-612. DOI: 10.1109/ICCD.2018.00096.
12. Charbuty B, Abdulazeez A. Classification based on decision tree algorithm for machine learning.
Journal of Applied Science and Technology Trends, 2021, 2(01):20-28.
13. Han SS. Kahng, AB, Nath S, Vydyanathan AS. A deep learning methodology to proliferate golden signoff timing. Proceedings of Design, Automation & Test in Europe Conference & Exhibition (DATE), 2014:1-6. DOI: 10.7873/DATE.2014.273.
14. Probst P, Wright MN, Boulesteix AL. Hyperparameters and tuning strategies for random forest. Wiley Interdisciplinary Reviews: Data Mining and Knowledge Discovery, 2019, 9(3):19 p. DOI: 10.1002/widm.1301.
15. Chang CC, Lin CJ. LIBSVM: a library for support vector machines. ACM transactions on intelligent
ВАСИЛЬЕВ Н.О., ЗАПЛЕТИНА М.А., ИВАНОВА Г.А.
НАНОЭЛЕКТРОНИКА
systems and technology (TIST), 2011, 2(3).1-27.
16. Random Forest. [Электронный ресурс]. URL. https://code.google.eom/archive/p/ randomforest-matlab/ Дата обращения. 12.11.2021.
17. Kahng AB, Luo M, Nath S. SI for free. machine learning of interconnect coupling delay and transition effects. Proceedings of ACM/IEEE International Workshop on System Level Interconnect Prediction (SLIP), 2015.1-8.
18. Kahng AB, Lin B, Nath S. Enhanced metamodeling techniques for high-dimensional IC design estimation problems. Proceedings of Design, Automation & Test in Europe Conference & Exhibition (DATE), 2013.1861-1866.
19. Barboza EC, Shukla N, Chen Y, Hu J. Machine learning-based pre-routing timing prediction with reduced pessimism. Proceedings of the 56th ACM/IEEE Design Automation Conference (DAC), 2019.1-6.
20. Bao W, Cao P, Cai H, Bu A. A learning-based timing prediction framework for wide supply voltage design. Proceedings of the 2020 on Great Lakes Symposium on VLSI, 2020.309-314.
21. Dhillon A, Verma GK. Convolutional neural network. a review of models, methodologies and applications to object detection. Progress in Artificial Intelligence, 2020, 9(2).85-112.
22. Ke G, Meng Q, Finley T, Wang T, Chen W, Ma W, Liu TY. Lightgbm. A highly efficient gradient boosting decision tree. Advances in neural information processing systems, 2017, 30.3146-3154.
23. Liu YC, Han CY, Lin SY, Li JCM. PSN-aware circuit test timing prediction using machine learning. IET Computers & Digital Techniques, 2017, 11(2).60-67.
24. Guo J, Cao P, Sun Z, Xu B, Liu Z, Yang J. Novel prediction framework for path delay variation based on learning method. Electronics, 2020, 9(1).157-167. DOI. 10.3390/electronics9010157.
25. Kahng AB, Mallappa U, Saul L, Tong S. "Unobserved Corner" Prediction. Reducing Timing Analysis Effort for Faster Design Convergence in Advanced-Node Design. Proceedings of the 2019 Design, Automation & Test in Europe Conference & Exhibition (DATE), 2019.168-173.
26. Ebrahimipour SM, Ghavami B, Mousavi H, Raji M, Fang Z, Shannon L. Aadam: A fast, accurate, and versatile aging-aware cell library delay model using feed-forward neural network. Proceedings of the IEEE/ACM International Conference On Computer Aided Design (ICCAD), 2020:1-9.
27. Abrishami MS, Ge H, Calderon JF, Pedram M, Nazarian S. NN-PARS: A Parallelized Neural Network Based Circuit Simulation Framework. Proceedings of the International Symposium on Quality Electronic Design (ISQED), 2020:452-456.
Васильев Николай Олегович
инженер-исследователь
Институт проблем проектирования в
микроэлектронике РАН
3, ул. Советская, Зеленоград, Москва 124365, Россия E-mail: vasilyev_n@ippm.ru Заплетина Мария Андреевна
младший научный сотрудник Институт проблем проектирования в микроэлектронике РАН
3, ул. Советская, Зеленоград, Москва 124365, Россия E-mail: zapletina_m@ippm.ru Иванова Галина Александровна
старший научный сотрудник Институт проблем проектирования в микроэлектронике РАН
3, ул. Советская, Зеленоград, Москва 124365, Россия E-mail: ivanova_g@ippm.ru.
