CC BY
46
Секция вычислительной техники
УДК 007.57:681
В.Ф. Гузик, Ю.В. Чериухии, М.А. Кизогло
ИССЛЕДОВАНИЕ ВОЗМОЖНОСТЕЙ РЕАЛИЗАЦИИ БАЗОВЫХ НЕЙРОНОПОДОБНЫХ МОДУЛЕЙ НА МИКРОСХЕМАХ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ
В связи с возрастающей необходимостью решения таких сложных задач, как моделирование глобальных процессов в экологических и социальных системах, распознавание изображений, адаптация, самообучение и т.д. широкое развитие получил нейрокомпьютерный подход.
Суть его состоит в разработке параллельных структур, обладающих способностью воспринимать и обрабатывать большие объемы информации с высокой эффективностью, однородностью технической реализации и тл.
В качестве элемента таких структур используется специальный вычислитель-нейропроцессор, реализующий математическую модель нейрона [1]. Совокупность параллельно работающих нейропроцессоров образует нейроноподобную сеть (НС), а вместе с системой управления -нейрокомпьютер.
Поскольку многочисленные алгоритмы работы нейрона различаются по степени сложности, а эффективность функционирования нейропроцессора зависит от конкретной задачи, был разработан и реализован в виде большой интегральной схемы (БИС) базовый нейроноподобный модуль (БНМ), выполняющий некоторый минимальный набор операций [1, 2].
Однако ввиду того, что специализированные БИС БНМ, построенные на базовых матричных кристаллах БМК-3000, серийно пока не производятся, в данной работе исследуется возможность построения БНМ на выпускаемых промышленностью интегральных микросхемах (ИМС) цифровой обработки сигналов (ЦОС) в целях оценки применимости таких ИМС при реализации нейроноподобных структур.
Выбор ИМС ЦОС обусловлен, прежде всего, конвейерным способом обработки информации, что существенным образом влияет на быстродействие такой высокопараллельной структуры, как НС, а также их невысокой стоимостью. Обобщенный разностный алгоритм БНМ можно представить в следующем виде:
1^1- \^(М) + Д\¥д;
N М
2) М + I Рк^;
]-1 к-1
3) У1Д= К[У^]; _____ _____ (1)
4) г(1+1^ = тах{0, У^}, У^ < Ушах;
5) 2(1+1) = sign[ViДt],
Секция вычислительной техники
где Wji, Wj(i-l) - n-разрядные значения синаптических весов в момента дискретного времени tj,
Д - дискретное приращение;
AWjj - n-разрядное приращение синаптического веса j-ro входа;
V|At — 2п-разрядный выход пространственного сумматора в момент времени ti;
Xj(j_l)At - n-разрядные приращения входных воздействий, поступающие на синаптические входы БНМ в моменты времени t(i—1);
At - квант дискретного времени, такой, что ti = t(i_l)+ At;
PkiAt — входы расширения пространственного сумматора (ПС), связанные с выходами ViAt других БНМ;
VjAt - квантованный (n-разрядный) выход ViAt;
К - функция квантования;
Z(i+l)At, Z(i+l) - n-разрядные нелинейные выходы БНМ;
max, sign — функции нелинейности, соответственно, линейная с ограничением и пороговая.
Рассмотрим возможности реализации БНМ (1) на конвейерных ИМС ЦОС серии К1815 [3].
Операционный блок БНМ можно построить, используя микросхемы двух типов: микропроцессор поразрядной обработки (МПО) К1815ВФЗ, который комбинационно обрабатывает последовательные коды данных, начиная со старших разрядов, представленные в избыточной знакоразрядной системе счисления; а также ортогональную регистровую память (ОРП) К1815ИР1, которая является матрицей для хранения 64 двоичных разрядов. Тактовая частота работы этой серии равна 8 мГц.
Требуемый набор операций МПО для реализации алгоритма БНМ имеет следующий вид:
1) А_ = (А + B)G;
2) А_ = (А - B)G;
3) А_ = тах{А, В}; (3)
4) В_ = (С + D)G;
5) В_ = (С - D)G,
где А, В, С, D, G - входы МПО, А_, В_ - выходы МПО; шах — максимальное значение.
С учетом максимальной загруженности оборудования на трех МПО можно реализовать алгоритм (1) при N=2, М=1 и отсутствии соотношения (5).
Максимальная разрядность данных, обрабатываемых МПО, равна 18, следовательно, ОБ БНМ можно реализовать на трех микросхемах К1815ВФЗ и трех микросхемах ОРП при разрядности данных R не больше восьми. Если 7<R<17, необходимо иметь пять корпусов К1815ИР1.
Время обработки алгоритма такого БНМ с масштабированием результата при условии получения на выходе ОБ параллельного кода равно:
Т = (16 + R) / f, (4)
где R — разрядность данных; £ — тактовая частота работы ОБ БНМ. Тогда при f=8 мГц и R=8 имеем Т=3мкс, а при R=16 Т=4 мкс.
Соотношение для оценки временных затрат при получении на выходе ОБ последовательного кода данных (при работе БНМ в составе нейропроцессора или нейропроцессорной сети) имеет вид
Т = 16 / {= 2 мкс, (5)
где Т - временной интервал от момента подачи на входы ОБ старших разрядов данных до получения их на выходе.
В качестве другой элементной базы рассмотрим микросхемы серии 4.К601ВЖЗ, ориентированные на цифровую обработку сигналов в высокопроизводительных мультипроцессорных системах. В состав серии входят МПО 4.К601ВЖЗ-0034 и ОРП 4.К601ВЖЗ-0032.
В отличие от серии К1815 данная серия обладает более высоким быстродействием (Ю мГц), меньшей потребляемой мощностью (в 5 раз), программируемой архитектурой; ОРП содержит в одном корпусе две матрицы по 64 разряда, что позволяет хранить 128 разрядов данных.
Из возможного набора операций МПО для реализации ОБ БНМ могут использоваться те же операции, что и МПО К1815ВФЗ (3).
Тогда на трех корпусах МПО и трех корпусах ОРП можно реализовать алгоритм (1) БНМ при К=М=2 и разрядности данных й<17.
Результат масштабируется программно. При переполнении производится ограничение результата по уровню 1.0. Время обсчета алгоритма БНМ имеет вид
Т = (38 + Я) / Г.
Тогда получаем: при К=8 Т=4.6 мкс, а при 11=16 Т=5.4 мкс. Для оценки времени распространения сигнала Ь момента подачи на вход первого разряда последовательного кода данных и до получения его на выходе используем соотношение
Т = 38 / Г = 3.8 мкс.
Более подробно результаты проведенных исследований описаны в работе [4]. Таким образом, на основании изложенного можно сделать вывод о возможности реализации модели БНМ на серийно выпускаемых конвейерных микросхемах и об их эффективном, с точки зрения временных затрат, применении, несмотря на высокие аппаратные затраты. Быстродействие таких БНМ оказывается выше, чем у модуля, реализованного на кристалле БМК-3000; кроме того, разрядность обрабатываемых данных увеличивается в два раза.
ЛИТЕРАТУРА
1. Чернухин Ю.В. Нейропроцессоры: Учебное пособие. Таганрог: ТРТУ, 1994. 175 а
2. Разработка, создание и исследование элементной базы параллельных цифровых нейрокомпьютеров: Отчет по НИР / НИИ МВС при ТРТУ; Руководитель темы Ю. В. Чернухин. Инв. N 02.9.10013007. Таганрог: ТРТИ, 1990. 163 с.
3. Белоус А.И., Подрубный О.В., Журба В.М. Микропроцессорный комплект БИС серии К1815 для цифровой обработки сигналов: Справочник / Под ред. А.И. Сухорукова. М.: Радио и связь, 1992. 150 с.
4. Разработка алгоритмических основ и исследование архитектурных решений нейросупертранспьютерной элементной базы для параллельных цифровых нейрокомпьютеров: Отчет по НИР (промежуточный) / НИИ МВС при ТРТУ; Руководитель темы Ю.В. Чернухин. Инв. N 02.9.40002095. Таганрог: ТРТУ, 1993. 172 с.
