CC BY
72
УДК 004.94
Е. К. Таранцев
ИССЛЕДОВАНИЕ ИНФОРМАЦИОННЫХ ПОТОКОВ РЕГИСТРАТОРА РАДИОЛОКАЦИОННОЙ ИНФОРМАЦИИ МЕТОДОМ ИМИТАЦИОННОГО МОДЕЛИРОВАНИЯ
Аннотация. Представлена модель регистратора радиолокационной информации, построенной на базе вычислительной машины. Произведена оценка загрузки буферов в процессе записи. Для анализа модели использована система моделирования CPN Tools. Предложенная модель вычислительной системы может быть использована и для оценки других параметров системы в процессе записи и воспроизведения информации.
Ключевые слова: модель, радиолокационная информация, регистрация, раскрашенные сети Петри.
Abstract. The article introduces a model of radar data recorder, constructed by means of a computer. The author has estimated buffers load during a recording process. In order to analyze the model the researcher has applied CPN Tools modeling system. The proposed computer system model can be used to evaluate other parameters in the process of data recording and reproduction.
Key words: model, radar information, registration, colored Petri nets.
Для исследования сложных систем в настоящее время широко используются методы имитационного моделирования [1], позволяющие выявить узкие места в системе, предвидеть возникновение гонок и взаимных блокировок процессов.
Условия работы контрольно-записывающей аппаратуры современных радиолокационных комплексов характеризуются высокой скоростью передачи, достигающей нескольких сот мегабит в секунду, а также большим объемом передаваемых данных. Кроме того:
1) задержки обслуживания в системе имеют случайный характер;
2) система характеризуется большим числом параметров;
3) интенсивность поступления пакетов неравномерна.
С целью оптимизации информационных потоков в системе исследовано их взаимодействие методом имитационного моделирования.
Для моделирования были выбраны сети Петри, обладающие следующими особенностями [2]:
1) параллелизм, благодаря которому они хорошо подходят для моделирования систем с распределенным управлением, в которых несколько процессов выполняются одновременно;
2) недетерминированность, что важно для выявления блокировок процессов, протекающих в вычислительной системе.
3) асинхронность - в базовой сети Петри отсутствует измерение времени или течение времени.
Поскольку модель предполагается использовать для оценки пропускной способности системы и других параметров, связанных с длительностью обработки, выбрана модификация сетей Петри - синхронные или временные сети [3, 4].
При моделировании вычислительной системы, в которой имеется несколько информационных потоков, а передаваемым пакетам соответствуют
фишки, удобно использовать раскрашенные сети Петри. При этом фишкам могут присваиваться атрибуты, позволяющие различать их и использовать эти различия для управления функционированием системы. Фишки в классических сетях Петри не отражают такие различия.
Для улучшения выразительных свойств предлагается строить иерархическую сеть и вести разработку модели методом нисходящего проектирования. При этом в процессе усложнения модели переходы заменяются подсетями, расположенными на разных листах.
В качестве пакета имитационного моделирования выбран свободно распространяемый пакет CPN Tools [5], позволяющий строить раскрашенные иерархические временные сети Петри. Модель, разработанная в данной среде, обладает хорошей наглядностью. Имеются средства исследования не только статистических, но и поведенческих характеристик.
Источником регистрируемой информации является готовая подсистема радиолокационной станции (РЛС). В зависимости от режима ее работы меняется структура и интенсивность поступления информации. Канал передачи информации может быть организован по-разному. В данной статье рассмотрен тот случай, когда поток данных поступает через сетевой интерфейс по протоколу Gigabit Ethernet. Приемником регистрируемой информации является вычислительная машина, построенная по магистрально-модульному принципу.
Верхний уровень модели представлен на рис. 1. Для моделирования примем следующее упрощение бортовой вычислительной сети. Будем считать, что имеются два информационных потока.
Рис. 1. Верхний уровень модели
Первый - поток информации на регистрацию, второй - фоновый информационный поток, используемый другими подсистемами РЛС. Поток на регистрацию генерируется сложным переходом SIGNAL SOURCE, проходит через NET и поступает в REGISTRATOR. Фоновый поток генерируется в переходе OTHER SYSTEMS, проходит через переход NET и попадает в переход OTHER RECEIVER. Переход NET моделирует бортовую сеть передачи информации. Позиции port1in и port2in соответствуют выходным буферам источников. Позиции port1out и port2out соответствуют входным портам приемников.
Для оценки задержек на передачу пакетов в сети используются возможности, даваемые раскрашенными сетями Петри. Одиночный пакет представляется в модели меткой. Ее цвет имеет сложный тип, состоящий из трех целочисленных переменных:
colset packet = product pnum * psize * time_ timed;
где pnum - число, характеризующее тип пакета; psize - число, отображающее размер пакета; time_ - число, в котором записано модельное время генерации пакета; timed означает, что метка используется в синхронной сети.
Подсистема регистрации является вспомогательной и результаты ее работы используются для отладки радиолокационного комплекса, поэтому важно, чтобы поток информации, поступающей на регистрацию, не мешал другим потокам информации, циркулирующей в сети. Оценим взаимное влияние информационных потоков.
Радиолокационная информация передается блоками - кадрами, что позволяет ввести конвейерную обработку. На первом этапе кадр переписывается из сетевого контроллера в первый буфер в оперативной памяти (ОЗУ). На втором этапе информация из первого буфера переписывается на жесткий диск. В это время будет заполняться второй буфер. Оба этапа могут выполняться одновременно. При такой организации информационного обмена пропускная способность системы ограничивается скоростью записи на жесткий диск.
Возможны различные размеры буферов в ОЗУ. Ограничением в данном случае является размер буфера сетевого контроллера. Буфер переполняется при длительном занятии шины контроллером жесткого диска. Однако при коротких обращениях наблюдаются большие накладные расходы от переключения потоков процессором. Необходимо определить оптимальный размер буфера в ОЗУ.
На рис. 2 представлена модель регистратора. Ее структура соответствует обобщенной структуре вычислительных машин. Основные блоки представлены сложными переходами. Введены следующие обозначения:
CPU - центральный процессор;
chipset - чипсет;
RAM - оперативная память;
Network Controller (NIC) - сетевой контроллер;
HDD - жесткий диск.
Чипсет включает в себя южный и северный мосты и выполняет обязанности арбитра шины. В качестве прототипа оперативной памяти взята двухканальная память DDR2, которая может быть использована также в одноканальном варианте.
PACKETS packet
Рис. 2. Модель регистратора
Цвета:
colset state = bool with (REC, WR) timed; colset psize = int; colset pnum = int;
colset packet = product pnum * psize timed;
Источник генерации заявок при моделировании встроен в сетевой контроллер (рис. 3).
Рис. 3. Логика работы источника информации
Логика работы источника информации следующая. Позиция timer совместно с переходом gen1 генерирует пакеты с периодичностью, задаваемой функцией Gen_packet():
fun Gen_packet() = discrete(packet_gen_period-250, packet_gen_period+250).
Таким образом, моделируется случайная задержка, вносимая сетью передачи пакетов. В данной функции переменная packet_gen_period определяет математическое ожидание времени поступления пакетов и вычисляется, исходя из размера пакета. Стандартная функция discrete реализует дискретное равномерное распределение. Константой задается дисперсия.
Пульсирующий режим поступления пакетов задается с помощью позиций packet_counter, burst, s1, sleep. Переход gen1 открывается на время прохождения N пакетов. После этого переход закрывается и запускается таймер, реализованный на переходе tr1. После прохождения интервала времени, заданного параметром burst_period, переход gen1 снова открывается и пропускается очередная порция пакетов.
Сам сетевой контроллер представлен буфером FIFO, реализованным на позиции bus_buf. При его переполнении возникает исключение - метка проходит в позицию error, процесс симуляции автоматически прекращается, в протоколе делается соответствующая запись.
Одним из узких мест системы является пропускная способность чипсета для нескольких потоков. Чипсет машины CPC-502 построен на базе внутренней шины PCI, управление которой осуществляется арбитром шины.
На рис. 4 представлена модель арбитра шины для первого варианта построения информационного обмена - разделение потоков по времени.
Первый поток из сетевого контроллера в оперативную память представлен позициями NIC_contr, RAM_in_port. Задержка на передачу реализована в качестве перехода bus_master. Задержка прохождения метки зависит от ее параметра - объема передаваемых данных.
Второй поток - из оперативной памяти на жесткий диск - представлен позициями RAM_out_port и HDD. Задержка на передачу реализована в качестве перехода DMA и зависит от объема передаваемых данных.
Программа, выполняемая процессором (позиция CPU), разрешает либо запрещает прохождение пакетов каждого из потоков. Когда система находится в фазе приема данных от источника, открыт переход bus_master. Когда система переходит в фазу записи данных на жесткий диск, переход bus_master закрывается и открывается переход DMA.
Позиция next служит для того, чтобы вернуть квитанцию о передаче пакета контроллеру ОЗУ.
На рис. 5 представлена модель арбитра шины для второго варианта построения информационного обмена - одновременное прохождение потока данных из сетевого контроллера в ОЗУ (представлен позициями NIC_contr, RAM_in_port) и потока из ОЗУ на жесткий диск (представлен позициями RAM_out_port и HDD).
Модель реализована по принципу равноправного арбитража: если в начальный момент времени по обоим каналам одновременно приходят пакеты, выбор между ними будет осуществлен случайным образом. После пе-
редачи пакета первого канала начнет передаваться пакет второго канала, и только после этого будет передаваться второй пакет первого канала, если такой имеется. Таким образом, при условии конечного размера пакетов, никакой из каналов не будет бесконечно долго ждать своей очереди.
Рис. 4. Арбитр шины: два независимых канала в оперативную память
Реализовано это следующим образом. В начальный момент времени в позиции select_channel имеется метка, ожидающая открытия перехода get_ch1_lat либо перехода get_ch2_lat. Предположим, поступил пакет на передачу из ОЗУ на жесткий диск, тогда появится метка в позиции RAM_out, которая откроет переход get_ch1_lat и метка из позиции select_channel перейдет в позицию enable_ch_1. При этом откроется переход CHAN_1 и метка из позиции RAM_out пройдет в позицию HDD, что означает, что пакет был передан из ОЗУ контроллеру жесткого диска. После этого происходит задержка, реализованная как функция от размера пакета. После задержки в позицию wait поступает метка, сгенерированная переходом CHAN_1. Вступает в действие задержка на переключение потоков, реализованная на переходе tr. В лог-файл программы заносится информация о переданном пакете, модельном времени. После этого метка вновь возвращается в позицию select_channel. Если во время передачи пакета первого канала поступил на
передачу пакет второго канала, то на момент возвращения метки будет открыт переход get_ch2_lat, через который она попадет в позицию епаЬ1е_еЬ_2, разрешающую прохождение пакета для второго канала.
Рис. 5. Арбитр шины: равноправный доступ к шине
Эксперименты, проведенные на модели, показали, что узким местом в системе является жесткий диск. На рис. 6 приведены зависимости коэффициента использования системы от интенсивности поступления данных.
Из графика (рис. 6) видно, что дисциплина арбитража с разделением на фазы чтения и записи менее эффективна, чем дисциплина арбитража с одновременным равноправным доступом к шине.
Таким образом, анализ предложенной имитационной модели вычислительной системы для регистрации радиолокационной информации показал, что она позволяет оптимизировать информационные потоки.
Предложенная модель вычислительной системы может быть использована и для оценки других параметров системы в процессе записи и воспроизведения информации независимо от ее содержания.
0% 20% 40% 60% 80% 100%
Интенсивность поступления данных —Д— по времени IDE —X- по времени SATA
♦ равноправные IDE —□— равноправные SATA
Рис. 6. Коэффициент использования системы в зависимости от конфигурации регистратора
Список литературы
1. Шеннон, Р. Имитационное моделирование систем - искусство и наука : пер. с англ. / Р. Шеннон. - М. : Мир, 1978.
2. Питерсон, Дж. Теория сетей Петри и моделирование систем : пер. с англ. / Дж. Питерсон. - М. : Мир, 1984. - 264 с.
3. Котов, В. Е. Сети Петри / В. Е. Котов. - М. : Наука. Главная редакция физикоматематической литературы, 1984. - 160 с.
4. Зайцев, Д. А. Основы построения параметрических моделей Петри коммутируемых сетей / Д. А. Зайцев, Т. Р. Шмелева // Моделирование и компьютерная графика : материалы 1-й международной научно-технической конференции (4-7 октября 2005, Донецк). - Донецк : Изд-во ДонНТУ, 2005. - С. 207-214.
5. Performance Evaluation of Gigabit Ethernet and Myrinet for System-Area-Networks Mustafa Imran Ali COMPUTER NETWORKS (COE-540) TERM PAPER, SPRING 2005.
E-mail: [email protected]
УДК 004.94 Таранцев, Е. К.
Исследование информационных потоков регистратора радиолокационной информации методом имитационного моделирования / Е. К. Таранцев // Известия высших учебных заведений. Поволжский регион. Технические науки. - 2011. - № 2 (18). - С. 30-37.
Таранцев Евгений Константинович
аспирант, Пензенский государственный университет
Tarantsev Evgeny Konstantinovich Postgraduate student,
Penza State University
