CC BY
50
КОМПЬЮТЕРНАЯ ИНЖЕНЕРИЯ И
ДИАГНОСТИКА
УДК681.234
ИСПОЛЬЗОВАНИЕ ОСОБЕННОСТЕЙ ПЛИС ДЛЯ ОПТИМИЗАЦИИ СХЕМЫ МИКРОПРОГРАММНОГО УСТРОЙСТВА УПРАВЛЕНИЯ
БАРКАЛОВ А.А., ТИТАРЕНКО Л.А., ЛАВРИК А.С.
Предлагается метод уменьшения аппаратурных затрат в логической схеме композиционного микропрограммного устройства управления при реализации на ПЛИС. Метод базируется на большом коэффициенте объединения по входу макроячеек ПМЛ, что позволяет использовать больше одного источника для адреса микрокоманды. Такой подход позволяет минимизировать количество макроячеек ПМЛ, которые используются для преобразования адреса микрокоманды. Приводятся условия и пример использования предложенного метода, а также результаты экспериментов.
1. Введение
Одним из важных блоков цифровых систем является устройство управления [1]. Если реализуемый алгоритм имеет линейный характер [2], то для его интерпретации может быть использована модель композиционного микропрограммного устройства управления (КМУУ) [2]. В настоящее время для реализации схем устройств управления широко применяются программируемые логические интегральные схемы (ПЛИС), состоящие из макроячеек программируемой матричной логики (ПМЛ) [3, 4]. Высокая стоимость этого базиса требует решения актуальной задачиумень-шения числа микросхем ПЛИС в схеме КМУУ. Один из путей решения этой задачи - уменьшение числа термов в дизъюнктивных нормальных формах (ДНФ) реализуемых функций [5, 6]. В настоящей работе предлагается возможный подход к решению этой задачи, основанный на большом коэффициенте объединения по входу (порядка нескольких десятков) макроячеек ПМЛ [3, 4]. Разработанный метод ориентирован на КМУУ с преобразователем адреса микрокоманд [2], при этом алгоритм управления представлен в виде граф-схемы алгоритма (ГСА) [7].
Целью исследования является оптимизация комбинационной схемы КМУУ за счёт использования нескольких источников кодов классов псевдоэквивалентных операторных линейных цепей (ОЛЦ). Задача исследования состоит в разработке метода синтеза, позволяющего уменьшить число макроячеек ПМЛ в схеме преобразователя адреса микрокоманды.
32
2. Особенности КМУУ с преобразователем адреса
Пусть ГСА Y представлена множествами вершин В и дуг Е, соединяющих эти вершины. При этом B = {b0,bE}uEi uE2, где b0 - начальная вершина ГСА, Ье - конечная вершина ГСА, Ei - множество операторных вершин, где |е1 = M, E2 - множество условных вершин. В вершинах bq є Ei записаны наборы микроопераций Y(bq) с Y, где
Y = {уі,...,у^} - множество микроопераций. В вершинах bq є E2 записаны элементы множества логических условий X = {xi,...,xL}. Пусть ГСА Г является линейной, т.е. включает более 75% операторных вершин [2].
Сформируем множество ОЛЦ C = {аь..., а G} ГСА Г, где каждая из ОЛЦ является последовательностью операторных вершин и каждой паре её соседних компонент b;,bj соответствует дуга (b;,bj^є E. Каждая ОЛЦ имеет только один выход Og (g = 1,...,G) и произвольное число входов. Формальные определения ОЛЦ, их входов и выходов можно найти в [2]. Каждая вершина bq є Ei соответствует микрокоманде MIq, хранимой в управляющей памяти (УП) КМУУ по адресу A(bq). Для адресации микрокоманд достаточно
R = feMl (1)
бит, представленных переменными Tr є T, где |T = R . Пусть ОЛЦ a g є C включает Fg компонент, а адресация микрокоманд выполнена так, что
A(bgi+i) = A(bgi) +* 1, (2)
где bgi - i-я компонента ОЛЦ ag є C , i = 1,...,Fg -1.
Если выходы Oi,Oj соединены с входом одной и той же вершины ГСА Г, то ОЛЦ aj є C являются
псевдоэквивалентными ОЛЦ (ПОЛЦ) [2]. Найдём разбиение Пc = {B1,...,Bi} множества C1 с Cна классы ПОЛЦ. При этом ОЛЦ ag є Ci если её вход не связан с вершиной Ье , т.е. ^Og, Ье у і E . Закодируем классы Bi єП с двоичными кодами K(Bi) разрядности
R1 = [log2 I] (3)
и используем для кодирования элементы множества т , где | т |= R1. В этом случае для интерпретации ГСА Г может быть использовано КМУУ с преобразователем адреса (рис. 1), обозначаемое в дальнейшем символом U1 [2].
По сигналу Start в счётчик (СТ) записывается начальный адрес микропрограммы, а триггер выборки (ТВ) устанавливается в единичное состояние. При этом Fetch = 1, что разрешает выборку микрокоманд из УП. Если считанная микрокоманда MIq не соответ-
РИ, 2008, № 3
ствует выходу ОЛЦ ag є Cj, то одновременно с микрооперациями Y(bq) формируется переменная Уо . Если уо = 1, то содержимое СТ увеличивается на 1, что соответствует режиму безусловного перехода (2) в пределах ОЛЦ. В противном случае уо = 0 и блок адресации микрокоманд (БАМ) формирует функции
Ф = Ф(т,Х) (4)
для записи в СТ адреса входа очередной ОЛЦ. При этом блок преобразователя адреса (БПА) формирует функции
т = т(Т), (5)
равные единице в коде K(B;), где ag є Б;. Если достигнут выход ОЛЦ аg І Cj, то формируется уЕ = 1, триггер ТВ обнуляется и выборка микрокоманд прекращается.
Рис. 1. Структурная схема КМУУ U1
Такая организация КМУУ позволяет уменьшить число термов в системе функций Ф от Н1 до Но, где Н1 -число строк таблицы переходов автомата Мура, а Но - число строк таблицы переходов эквивалентного автомата Мили. Однако схема БПА потребляет ресурсы ПЛИС или ППЗУ, из которых строится УП. В настоящей работе предлагается метод синтеза КМУУ U2, в котором число термов в системе Ф Н2=Но, а схема БПА требует меньше аппаратурных затрат, чем в КМУУ U1. При определённых условиях этот блок может вообще исчезнуть.
3. Основная идея предлагаемого метода
Отметим, что схемы блоков БАМ, БПА, СТ и ТВ реализуются в составе ПЛИС, а для реализации УП используются стандартные ППЗУ, имеющие t выходов (t = 1, 2, 4, 8, 16). Выполним адресацию ОЛЦ ag є C1 таким образом, чтобы выполнялось (2) и максимально возможное число классов Б; еПс выражалось одним обобщённым интервалом R-мерного булева пространства. Для такой адресации необходимо разработать соответствующий алгоритм.
Пусть П с =П а иП в, где Б; еП a , если этому классу соответствует один интервал, и Б; еП в в противном случае. Источником кодов для классов B; еП а является счётчик СТ. Если выполняется условие
П в = 0, (6)
то блок БПА отсутствует. В противном случае преобразованию подлежат только адреса выходов ОЛЦ, входящих в классы Bi є П в . Для кодирования этих классов достаточно
R2 = Tlog2(lB +1)1 (7)
переменных, где Ib =|Пb|, единица прибавляется для кодирования ситуации B; еП а . Отметим, что часть кодов может быть реализована на свободных выходах ППЗУ. Пусть для кодирования микроопераций используется стратегия унитарного кодирования [2], тогда слово УП имеет N+2 разрядов. Для реализации УП требуется
Ro =
N + 2 t
(8)
микросхем с числом ячеек, не меньшим М. При этом
R3 = R0 * t - N - 2 (9)
выходов ППЗУ являются свободными. Если
R3 ^R2, (10)
то источниками кодов классов Б; єПв является УП, и блок БПА отсутствует. В противном случае
множество ПB представляется в виде ПЕ d ,
где 1е =|П e|,Id = |П d|. При этом
ІЕ = 2R3 - 1, (11)
R4 = flog 2 (Id +1)1. (12)
Единица в (11) вычитается, чтобы отразить ситуацию Б; і Пе . Единица в (12) прибавляется, чтобы отразить ситуацию Б; g ПD . Итак, преобразованию подлежат только адреса выходов ОЛЦ ag є Б;, где Б; є ПD . Если все множества П а , Пе и Пд не являются пустыми, то для интерпретации Г СА Г предлагается КМУУ U2 (рис. 2).
В КМУУ U2 коды KA(B;) представляются переменными Tr є Т, коды Ke(B; ) - переменными vr є V, где |V = R3 , и коды Kd(B;) - переменными zr є Z , где |Z = R4 . Отличие КМУУ U2 от КМУУ Ui в том, что БАМ реализует функции
Ф = Ф(Т, Z, V,X), (13)
а БПА реализует функции
Z = Z(T). (14)
РИ, 2008, № 3
33
Start
Clock
Блок
Прео бразователя Адреса
2 I
Рис. 2. Структурная схема КМУУ U2
Обозначим символом Uj(Fj) тот факт, что КМУУ Ui интерпретирует ГСА Ц. Пусть Qi (Fj) - число макроячеек ПМЛ в схеме БАМ КМУУ Ui (Гj), где i = 1, 2. Пусть на входы q-й макроячейки схемы БАМ КМУУ Ui(Tj) поступает Lq логических условий, а каждая макроячейка имеет S входов. Применение предложенного метода имеет смысл, если выполняется условие
Lq + R + R3 + R4 - S, (15)
где q = 1, ... , Qi(rj).
В настоящей работе предлагается метод синтеза КМУУ U2, включающий следующие этапы:
1. Формирование множеств C, C1 и П с для ГСА Г.
2. Адресация микрокоманд.
3. Формирование множеств П А , П Е и П D.
4. Кодирование классов Bi єПЕ иПD .
5. Формирование содержимого управляющей памяти.
6. Формирование таблицы переходов КМУУ.
7. Формирование таблицы блока преобразователя адресов.
8. Синтез логической схемы КМУУ.
4. Пример применения предложенного метода
Пусть для некоторой ГСА Г1 построены множества
с = (а1,... , а9}, C1 — {«1 ,..., а8 } и
Пс = {В1,..., В5} ?
где а1 = (b1 ,b^: а 2 = (b3,. а3 = (b7,b8b
а 4 = :(b5,.. а5 = <b >4,. "A7),
а 6 = (b18 ’ .. .5 b21) , а 7 = (b 22 , ...5 b25 ) ,
а 8 = (b26 ’.. , b28) », а9 = (b29,..., b31 }, В1 = {a1} ,
В2 = {а 2: .а 3 }, В3 = {а4,а5} , В4 = {a 6,a 7 },
В5 - {а 8 }.
Итак, I=5, R1=3, т = {ть Т2, Т3}, M = 31, R = 5.
34
Выполним адресацию микрокоманд, модифицировав алгоритм [1]. При этом
A(b1) = 00000, ...,A(b25) = 110000,
A(b26) = 11100,^,A(b28) = 11110,
A(b29) = 11001, ..., A(b31) = 11011.
Построим карту Карно, отмеченную переменными Tr є T = {T1,...,T^, в которой показаны выходы Og ОЛЦ a g є C и интервалы кодового пространства соответствующие классам Bi єПc (рис. 3).
Рис. 3. Адреса для выходов ОЛЦ КМУУ U2 (Г1)
В этой карте символом * обозначена ситуация, когда вершина bq є E1 с адресом A(bq) не является выходом ОЛЦ ag є C. Из рис. 3 можно найти кодовые интервалы, соответствующие выходам ОЛЦ классов Bi є Пс: классу В1 соответствует интервал 0000*, классу В2 - интервал 001**, классу В3 - интервалы 01*** и 10000, классу В4 - интервалы 101** и 11000, классу В5 - интервал 111**. Напомним, что класс Вб = {а9} не рассматривается, так как ОЛЦ а9 g C1.
Полученные интервалы определяют множества П A = {ВьВ2,В5}и П В = {В3,В4}. Пусть для ГСА Г1 N = 13, а для реализации УП используются ППЗУ с t = 4. В этом случае из (9) имеем R3 = 1, а из (7) - R2 = 2. Следовательно, условие (10) нарушается и в КМУУ U2^ 1) используется БПА. Пусть Пе = {В3}, тогда Пd = {В^. Итак, множества П a , П е, П d сформированы.
Очевидно, V = КЬ Z = {z^ пусть Ке(В3) = 1, KD(B4) = 1, из предыдущего можно определить КА(В1) = 0000*,КА(В2) = 001* *,КА(В5) = 111**.
Содержание управляющей памяти формируется тривиально [1], этот этап здесь не рассматривается. Отметим только, что ячейки с адресами 10100 и 11000 кроме микроопераций содержат переменную v1 = 1.
Пусть переходы для классов В2, В3, В4, задаются следующей системой обобщённых формул перехода
[4]:
В2 ^ x3b9 v x3b26;
В3 ^ x1b 18 v x1x2b20 v x1x2b26; (16)
В4 —^ x5b27 V x5b5.
Системе (16) соответствует фрагмент таблицы переходов КМУУ U2(T1), имеющий 7 строк (табл. 1).
РИ, 2008, № 3
Таблица 1. Фрагмент таблицы переходов КМУУ ^(ГО
Б; K^Bi) Ке(Бі) Kd(Bi) bq A(bq) Xh Ф * h
T1^T5 v1 Z1
Б2 001** 0 0 b9 01000 x3 D2 1
b26 11100 x3 D1D2D3 2
b18 10001 X1 D1Ds 3
Б3 ***** 1 0 b20 10011 X1 x2 D1D4D5 4
b26 11100 X1 X2 D1D2D3 5
Б4 ***** 0 1 b27 11101 X5 D1D2D3D5 6
b5 00100 X5 D3 7
Связь этой таблицы с системой (16) очевидна. Отметим, что ситуация (vi = zi = 0) соответствует классам Б; еП a . В противном случае (vi Ф Zi Ф 0), B^ єПЕ иПd , информация в столбце Ka(B;) игнорируется, что отмечено символами « *». Эта таблица является основой для формирования системы (13). Так, из табл. 1, например, имеем части ДНФ:
D1 = T1T2T3v1Z1x3 v v1Z1 v v1Z1x5;
D2 = T1T2T3 v1z1 V v1 z1 x1 x2 V v^xj. Таблица блока преобразователя адресов строится для классов б; еПD . В нашем примере она имеет 2 строки (табл. 2).
Таблица 2. Таблица БПА устройства U2(T 1)
a g A(Og) Bi Kd(B;) Zj j
a 6 10100 Б4 1 Z1 1
a7 1000 2
Из этой таблицы имеем систему (14), которая в нашем случае представляется следующей ДНФ:
Z1 = T1 T2 T3 T4 T5 v T1T2 T3 T4 T5 .
Синтез логической схемы КМУУ U2(Tj) сводится к реализации систем (13) - (14) на ПЛИС. Эти задачи достаточно рассмотрены в литер атуре [ 1,3 ] и здесь не рассматриваются.
Отметим, что в КМУУ и1(Г 1) блок БПА задаётся таблицей, имеющей 8 строк, а число кодирующих переменных R1 = 3. Пусть макроячейка ПМЛ имеет q=3 терма, тогда для реализации БПА и2(Г 1) необходима одна макроячейка. Если в и^Г^ классы Б; є Пc закодированы тривиальным образом (К(В1) = 000,..., К(В5) = 100), то для реализации БПА требуется 4 макроячейки ПМЛ с q=3. При этом число макроячеек в схемах блоков БАМ для КМУУ и1(Г 1) и и2(Г 1) совпадает.
5. Исследование эффективности предложенного метода
Найдём область эффективного применения КМУУ U2, используя для этого вероятностный подход, рассмот-
ренный в [2]. Согласно этому подходу каждая ГСА Г характеризуется долей операторных вершин р1, в случае линейных ГСА р1 > 0,75. В исследовании используются матричные модели КМУУ [7], а не схемы в определённом базисе. При этом аппаратные затраты характеризуются площадью матриц, занимаемых схемами блоков. Вывод об эффективности предложенного метода делается на основании исследования отношения
f = 1 -
S(U2) S(U1) ,
(17)
где S(U;) - площадь матричной реализации КМУУ Ui (i=1,2).
Матричная модель КМУУ U1 показана на рис. 4.
Рис. 4. Матричная реализация КМУУ U1
В этой схеме конъюнктивная матрица М1 реализует систему F термов функций Ф, а дизъюнктивная матрица М2 реализует функции (4). Конъюнктивная матрица М3 реализует полный дешифратор, имеющий R входов, выходы которого представляют адреса микрокоманд, образующие множество А. Дизъюнктивная матрица М4 реализует функции из множества
{Y, У0, Уе}. Конъюнктивная матрица М5 реализует термы, соответствующие адресам выходов ОЛЦ и образующие множество А0. Дизъюнктивная матрица Мб реализует функции системы (5). Итак, матрицы М1 и М2 представляют блок БАМ, матрицы М3 и М4 -управляющую память, а матрицы М5 и Мб - блок БПА. Площади S(Mj) этих матриц можно определить следующим образом:
S(M1) 1= 2(L + R1) * H0; S(M2) 1= H0 *R ; S(M3)1= 2R*2r; S(M4) 1= 2r(n + 2); (18)
S(M5>1= 2R*G ; S(M6)1= G*RP
Матричная реализация КМУУ U2 имеет такой же вид, как и для КМУУ U1. В силу выполнения условия (15) и равенства ёмкостей УП для обоих КМУУ справедливо следующее условие:
S(Mj)1 = S(Mj)2 (j = 1,... ,4). (19)
В формулах S(Mj)i индекс i подчёркивает, что речь идёт о КМУУ U; (1=1,2). Для уменьшения числа переменных в (17) используем результаты работы [2]. Пусть К - число вершин ГСА Г, тогда
R = flog2P1Kl. (20)
35
РИ, 2008, № 3
Блок БАМ представляет собой автомат Мура, имеющий
G = kjpjK (21)
состояний. Параметр ki < 1 определяет среднюю длину ОЛЦ (число компонент) в ГСА Г. Число классов Б; еПс может быть найдено как число состояний эквивалентного автомата Мили:
I = 2,75 + 0,43k1p1K . (22)
Параметры L и H0 могут быть определены следующим образом:
L = (1 - p1)K/1,3; (23)
H0 = 4,4 + 1,1I. (24)
Пусть k2 < 1 определяет количество классов B; є Пб, тогда
Ib = k2(2,75 + 0,34k1p1K), (25)
R2 = rlog2[k2(2,75 + 0,34k1p1K)f|. (26)
Площади S(M5)2 и S(M6>2 могут быть вычислены следующим образом:
S(M5)2 = 2R* Ib ; (27)
S(M6)2 = Ib*R2. (28)
Для определения области эффективного применения модели КМУУ U2 необходимо исследовать функцию
f = 1 _ S(Mt)2 + S(M2)2 + ••• + S(M6)2
S(M1)1 + S(M2)1 + - + S(M6)1 ’ (29)
зависящую от параметров K, p1, k1, k2, N. Некоторые результаты наших экспериментов приведены на рис. 5 и 6.
Как следует из рис. 5 и 6, при выполнении условия (10) КМУУ U2 всегда требует меньше аппаратурных затрат, чем КМУУ U1. При этом выигрыш увеличивается по мере роста коэффициента k1. Влияние коэффициента k2 неравномерно, но при его уменьшении выигрыш увеличивается. Средний выигрыш при К=300, p1=0.75, k1=0.5, k2=0.5 и N = 5 составляет 13 %.
6. Заключение
Предлагаемый метод оптимизации схемы КМУУ с преобразователем адреса ориентирован на уменьшение числа макроячеек ПМЛ в схеме БПА. При этом число макроячеек в схеме формирования адреса и число микросхем ППЗУ в управляющей памяти обоих КМУУ совпадает. Метод основан на использовании трёх источников кодов классов псевдоэквивалентных ОЛЦ.
Научная новизна предложенного метода заключается в использовании особенностей базиса ПЛИС, а именно большого коэффициента объединений по входу, для уменьшения аппаратурных затрат в схеме БПА. Отметим, что при выполнении условия (10) этот блок вообще отсутствует.
Рис. 5. Зависимость эффективности применения предложенной структуры от количества вершин ГСА при разном значении k1 (p1 = 0,75, k2 = 0,5, N = 5)
Зависимость эффективности f от коэффициента k2
0,16
с* 0,12 I- <1 © 0,1 в Ь 0,08 « -♦-0,1 -*-0,3 -в-0,5 -*-0,7 —*—0,9
Л 0,04 0,02
5 0 10 0 1 50 2 0 Кс 2 ли 0 че 3С ств 0 о в 35 ері 0 иин 4 ГС 0 Л 4 К) 50 5 0 55 0 6 0
Рис. 6. Зависимость эффективности применения предложенной структуры от количества вершин ГСА при разном значении k2 (p1 = 0,75, k1 = 0,5, N = 5)
Практическая значимость этого метода заключается в уменьшении числа микросхем при реализации схемы КМУУ, что позволяет получить схемы, обладающие меньшей стоимостью по сравнению с известными из литературы аналогами. Рассмотренные нами примеры показали, что число макроячеек в блоке БПА уменьшается на 60-70%. При этом общее число макроячеек в схеме КМУУ U2(Tj) до 13% меньше, чем в КМУУ U1(Tj).
Для повышения эффективности метода необходимо разработать алгоритм адресации микрокоманд КМУУ, уменьшающий число ОЛЦ, адреса выходов которых должны преобразовываться. Это относится к дальнейшему направлению наших исследований, как и проверка возможности использования метода для базиса «систем-на-кристалле» [5], которые имеют внутренние ресурсы для реализации как произвольной логики, так и управляющей памяти КМУУ.
Литература: 1. DeMicheli G. Synthesis and Optimization of Digital Circuits. McGraw-Hill, 1994. 636 p. 2. Баркалов А.А. Синтез устройств управления на программируемых логических устройствах. Донецк: ДНТУ, 2002. 262 с. 3. Электронный ресурс. Altera devices overview. http:// www.altera.com/products/devices/common/dev-
36
РИ, 2008, № 3
family_overview.html. 4. Электронный ресурс. Xilinx CPLDs. http://www.xilinx.com/products/silicon_solutions/ cplds/index.htm. 5. Грушвицкий Р.И., Мурсаев АХ., Угрюмое Е.П. Проектирование систем с использованием микросхем программируемой логики. СПб: БХВ. Петербург, 2002. 608 с. 6. Соловьев В.В. Проектирование цифровых схем на основе программируемых логических интегральных схем. М.: Горячая линия-ТЕЛЕКОМ, 2001. 636 с. 7. Baranov S. Logic Synthesis for Control Automata. Kluwer Academic Publishers, 1994. 312 p.
Поступила в редколлегию 02.09.2008
Рецензент: д-р техн. наук, проф. Хаханов В.И.
Баркалов Александр Александрович, д-р техн. наук, профессор кафедры ЭВМ ДонНТУ, профессор Университе-
УДК681.326:519.613
ТЕХНОЛОГИИ ВСТРОЕННОГО ТЕСТИРОВАНИЯ S Y STEM-IN-PACKAGE
ЛИТВИНОВА Е.И.
Рассматривается проблема адаптации технологий тестирования цифровых систем для нового конструктивного поколения - System-in-Package (SiP), которое постепенно осваивает рынок электронных технологий. Пакет кристаллов формирует спектр новых задач сервисного обслуживания SiP-функциональностей в реальном масштабе времени, который существенно отличается от процессов встроенного диагностирования компонентов SoC (System on Chip).
1. Введение
Актуальные направления развития мирового рынка электроники на 2009 год традиционно формулируются в виде «Горячей ИТ-десятки» от Gartner Research Group [1]: 1) Виртуализация. 2) «Облачные вычисления» (doud computing). 3) Серверы будущего, идущие на смену blade-серверам. 4) Веб-ориентированные архитектуры. 5) Смешанные корпоративные приложения (mashups). 6) Специализированные системы. 7) Социальные сети и ПО для них. 8) Объединенные коммуникации (unified communications). 9) Бизнес-аналитика. 10) «Зеленые» ИТ.
Достаточно хорошо топ-десятка коррелируется с трендами от компании Computer Sciences Corporation (CSC), которые оформлены в семь тенденций: 1) Новые СМИ. Интернет стал полноценной структурой для создания и использования аудио-, видео- и текстового контента в масштабе планеты. 2) Социальное ПО. Социальные сети привлекают миллионы пользователей, используя общность интересов. 3) Расширенная реальность. Постепенно, но настойчиво проникает в нашу жизнь. Виртуальная реальность, в которой образы пользователей путешествуют по виртуальным мирам, становится практически целесообразной при поиске подходящих товаров, услуг, изделий без их предварительного
та Зеленогурского (Польша). Научные интересы: цифровые устройства управления. Хобби: научная работа, спорт. Адрес: Украина, 83122, Донецк, ул. Артема, 204А, кв.105, тел. (+38062) 301-07-35.
Титаренко Лариса Александровна, д-р техн. наук, профессор кафедры ТКС ХНУРЭ, профессор Университета Зеленогурского (Польша). Научные интересы: системы телекоммуникаций, цифровые устройства управления. Хобби: научная работа, спорт. Адрес: Украина, 62418, Харьковская область, пос. Песочин, ул. Зеленая, 14.
Лаврик Александр Сергеевич, ассистент кафедры ЭВМ ДонНТУ. Научные интересы: цифровые устройства управления. Хобби: научная работа, спорт, фотография. Адрес: Украина, 83052, Донецк, ул. Цусимская, 54, кв. 1. (+38062) 3059920.
приобретения. 4) Прозрачность информации. Позволит видеть себя и окружающий мир с заданной степенью детализации с помощью сенсоров и internet-камер, размещенных как в офисе, так и по всей планете. Обратная сторона медали - как спрятаться и сохранить личное пространство. 5) Инновации в беспроводной связи. Позволят запускать любое приложение на любом устройстве в любой точке планеты. Здесь следует ожидать появление конфликтов при разделении частот между телекоммуникационными операторами, радио- и телевидением, кабельными и спутниковыми компаниями, провайдерами internet услуг. Следует ожидать интегрированного решения данного вопроса под приоритетом беспроводных технологий с мобильными internet-сервисами. 6) Новые платформы. Повышается уровень виртуализации. Число приложений, работающих на одной машине под управлением разных операционных систем, растет экспоненциально. «Облачные вычисления», когда пользователь платит за применение компьютерной инфраструктуры и приложений провайдерам, хранящим данные клиентов на своих серверах, существенно изменят всю структуру вычислений. Становятся более реальными перспективы нанотехнологий, молекулярных, квантовых и оптических вычислений. Вместо кремниевых чипов будут работать более легкие и мелкие элементы: атомы, ДНК, спины электронов и свет. 7) Умный мир. Семантические и сетевые технологии позволят вычислительным устройствам интерпретировать информацию по алгоритмам естественного интеллекта, будь то текст, речь, изображения или жизненные ситуации. Компьютеры будут учить, давать рекомендации, делать предсказания на основе информации, полученной от окружающей среды и конкретного человека. Развиваются средства семантического поиска в internet с самообучением. Создается действительно умный мир, где люди и машины будут рассуждать и общаться друг с другом на основе сочетания семантических и сетевых технологий. Это приведет к появлению искусственного интеллекта, а возможно и сверхинтеллекта, читающего мысли человека [2].
РИ, 2008, № 3
37
