CC BY
33Инструментальные средства разработки и отладки цифровых устройств и встраиваемых микропроцессорных систем,
проектируемых на основе ПЛИС FPGA фирмы Xilinx серии Kintex-7
Валерий ЗОТОВ
В 2012 году фирма Xilinx приступает к серийному производству кристаллов программируемой логики с архитектурой FPGA (Field Programmable Gate Array) нового поколения. Оно представлено тремя сериями ПЛИС — Artix-7, Kintex-7 и Virtex-7, которые выпускаются по High-K Metal Gate (HKMG) технологии 28 нм. Особенности архитектуры, функциональные возможности ПЛИС и состав этих семейств были подробно рассмотрены в [1]. Полная информация о ресурсах, электрических и временных параметрах и режимах эксплуатации кристаллов перечисленных серий содержится в [2—16].
Придерживаясь традиционной концепции вывода на рынок новых семейств ПЛИС Target Design Platform (TDP), фирма Xilinx в текущем году начала выпуск инструментальных отладочных средств на основе кристаллов программируемой логики указанных семейств. В соответствии с концепцией TDP планируется производство целого ряда инструментальных комплектов различного целевого назначения, которые позволят на аппаратном уровне оценить преимущества ПЛИС серий Artix-7, Kintex-7 и Virtex-7, а также существенно ускорить переход разработчиков к их практическому использованию.
Статья знакомит с основными характеристиками и особенностями отладочных комплектов, которые включают в себя инструментальные модули, выполненные на базе кристаллов программируемой логики серии Kintex-7. Представленная информация позволит разработчикам выбрать оптимальный инструментальный комплект для аппаратной реализации или отладки проектируемых устройств.
Назначение и состав инструментального комплекта Xilinx Kintex-7 FPGA KC705 Evaluation Kit
Инструментальный комплект Xilinx Kintex-7 FPGA KC705 Evaluation Kit предназначен, в первую очередь, для аппаратной отлад-
ки высокоскоростных цифровых устройств и встраиваемых микропроцессорных систем [17] различного назначения, проектируемых на основе ПЛИС фирмы Xilinx серии Kintex-7. С учетом того, что в кристаллах программируемой логики всех семейств нового поколения применяется единая унифицированная архитектура, этот инструментальный комплект можно также эффективно использовать в процессе разработки устройств на базе ПЛИС серии Artix-7, а также, в ряде случаев, и на основе кристаллов серии Virtex-7.
В состав инструментального комплекта Xilinx Kintex-7 FPGA KC705 Evaluation Kit входит следующая совокупность аппаратных и программных средств:
• Плата основного инструментального модуля Xilinx KC705 Evaluation Board, используемая для аппаратной реализации проектируемых устройств и встраиваемых микропроцессорных систем.
• Дополнительный модуль расширения Agile Mixed Signal (AMS) Evaluation Card, предоставляющий возможность гибкой коммутации внешних аналоговых и цифровых сигналов, подключаемых к соответствующим входам аналого-цифрового блока ПЛИС основного инструментального модуля.
• Набор соединительных кабелей для интерфейсов, поддерживаемых инструментальным модулем, который обеспечивает возможность комплексной отладки разра-
батываемых систем совместно с внешними устройствами.
• Сетевой адаптер, формирующий постоянное напряжение 12 В, используемое в качестве исходного источника для питания отладочного модуля.
• Диск DVD-ROM, содержащий новую полнофункциональную версию системы проектирования ISE Design Suite [18] в редакции Logic Edition (с лицензией для кристалла XC7K325T-FFG900-2).
• Тестовые и демонстрационные проекты, наглядно поясняющие практическое использование основных аппаратных ресурсов кристаллов программируемой логики серий Artix-7, Kintex-7 и Virtex-7. Подробная документация на инструментальный комплект, включающая в себя руководство пользователя KC705 Evaluation Board for the Kintex-7 FPGA User Guide и инструкцию по установке программных средств и выполнения образцовых проектов Kintex-7 FPGA KC705 Evaluation Kit Getting Started Guide, представлена на сайте фирмы Xilinx [23].
Особенности
инструментального модуля Xilinx KC705 Evaluation Board
Основным компонентом отладочного комплекта Kintex-7 FPGA KC705 Evaluation Kit является инструментальный модуль Xilinx
KC705 Evaluation Board, функциональные
возможности которого характеризуются следующими особенностями:
• Применение в качестве основы отладочного модуля кристалла программируемой логики серии Kintex-7, объем логических и специализированных ресурсов которого обеспечивает возможность реализации и аппаратной отладки проектов высокопроизводительных цифровых устройств и встраиваемых микропроцессорных систем различного уровня сложности.
• Поддержка возможности подключения внешнего (по отношению к ПЛИС) высокоскоростного синхронного динамического ОЗУ SDRAM с удвоенной скоростью передачи данных, выполненного в форме стандартного субмодуля SODIMM с интерфейсом DDR3, который существенно расширяет возможности использования оперативной памяти в составе встраиваемых микропроцессорных систем, реализуемых на основе соответствующих внутренних ресурсов ПЛИС серии Kintex-7.
• Присутствие элементов Flash ППЗУ различного типа, которые можно использовать как для хранения конфигурационной информации кристалла программируемой логики, так и в качестве энергонезависимой памяти исполняемого кода прикладного программного обеспечения и данных в разрабатываемых системах.
• Поддержка интерфейса SDIO (Secure Digital Input/Output), предоставляющего возможность непосредственного подключения к отладочной плате карт памяти стандарта SD с различной емкостью, расширяющих объем энергонезависимой памяти в проектируемых устройствах.
• Наличие в составе инструментального модуля интегрированной схемы загрузочного кабеля, которая позволяет осуществлять операции записи конфигурационной последовательности в кристалл программируемой логики и обратного считывания данных, а также процесс внутрикристальной отладки разрабатываемых устройств с применением комплекса средств ChipScope Pro [19] с помощью стандартного кабеля USB-интерфейса.
• Применение гибкой схемы конфигурирования ПЛИС, предоставляющей возможность выбора режима загрузки конфигурационной последовательности в кристалл программируемой логики из различных источников, а также принудительного ре-конфигурирования ПЛИС в процессе отладки разрабатываемого устройства.
• Включение в структуру инструментального модуля дополнительных элементов, обеспечивающих возможность полнофункциональной реализации в составе проектируемых устройств и встраиваемых микропроцессорных систем контроллеров интерфейсов PCI Express x4 и x8, 10/100/1000 Ethernet, SFP (Small Form-
factor Pluggable), HDMI (High-Definition Multimedia Interface).
• Оптимизированная схема подключения входов и выходов мультигигабитных последовательных приемопередатчиков кристалла программируемой логики серии Kintex-7, позволяющая задействовать их при реализации контроллеров высокоскоростных интерфейсов.
• Наличие программируемой системы формирования тактовых сигналов, обеспечивающей генерацию высокочастотных дифференциальных сигналов синхронизации в широком диапазоне частот для различных элементов инструментального модуля, а также возможность подключения внешних тактовых сигналов, представленных в дифференциальной форме.
• Поддержка возможности отображения различной информации в алфавитно-цифровой форме на встроенном ЖК-дисплее и/или вывода в графическом виде на внешний монитор через порт интерфейса HDMI.
• Присутствие на плате инструментального модуля двух разъемов расширения FMC Low Pin Count (LPC) и FMC High Pin Count (HPC), соответствующих спецификации ANSI/VITA 57.1, которые позволяют адаптировать ее для отладки устройств различного целевого назначения путем подключения дополнительных специализированных модулей мезонинного типа, выпускаемых различными производителями.
• Использование интерфейса I2C для управления режимами функционирования основных элементов отладочного модуля.
• Наличие светодиодных элементов индикации, обеспечивающих возможность визуального контроля напряжений питания, процесса конфигурирования кристалла программируемой логики и функционирования отлаживаемых устройств и встраиваемых систем.
• Комплексная схема управления питанием на основе контроллеров и интегральных стабилизаторов импульсного и линейного типов, выполняющая функции формирования и мониторинга напряжений, необхо-
димых для питания всех компонентов модуля, в том числе для блоков ввода/вывода, ядра и аналого-цифрового блока ПЛИС FPGA серии Kintex-7, элементов Flash-памяти, интерфейсного блока и оперативной памяти.
• Применение переключателей различного типа, сопряженных с пользовательскими выводами кристалла программируемой логики серии Kintex-7, которые могут выполнять функции элементов управления в разрабатываемых устройствах, а также использоваться в процессе отладки аппаратной части встраиваемых микропроцессорных систем и прикладного программного обеспечения.
• Конструктивное исполнение инструментального модуля в форм-факторе карты PCI Express обеспечивает возможность интеграции отладочной платы в состав различных систем, а также использования ее в качестве штатного модуля.
• Полная совместимость инструментального модуля с последней версией системы проектирования и конфигурирования кристаллов программируемой логики фирмы Xilinx ISE Design Suite 13.4.
Архитектура
инструментального модуля Xilinx KC705 Evaluation Board
Конструктивное исполнение инструментального модуля Xilinx KC705 Evaluation Board представлено на рис. 1. Структурное представление архитектуры этого отладочного модуля изображено на рис. 2.
Основу архитектуры инструментального модуля Xilinx KC705 Evaluation Board образуют следующие функциональные блоки:
• Кристалл программируемой логики семейства Kintex-7 XC7K325T в корпусе FFG900, логические и специализированные ресурсы которого используются для реализации основной части отлаживаемого устройства или встраиваемой микропроцессорной системы.
• Блок памяти.
• Интерфейсный блок.
• Схема конфигурирования ПЛИС.
Рис. 2. Структурное представление архитектуры отладочного модуля Xilinx KC705 Evaluation Board
ПЛИС FPGA Kintex-7 XC7K325T FFG900
ППЗУ
FLASH DO R Flash BPI DOO A1 LASH AO
FLASH D1 R DQ1 A2 FLASH A1
FLASH D2 R DQ2 A3 FLASH A2
FLASH D3 R DQ3 A4 FLASH A3
FLASH D4 R DQ4 A5 FLASH A4
FLASH D5 R DQ5 A6 FLASH A5
FLASH D6 R DQ6 A7 FLASH A6
FLASH D7 R DQ7 A8 FLASH A7
FLASH D8 R DQ8 A9 FLASH A8
FLASH D9 R DQ9 A10 FLASH A9
FLASH D10 R DQ10 A11 FLASH A10
FLASH D11 R DQ11 A12 FLASH A11
FLASH D12 R DQ12 A13 FLASH A12
FLASH D13 R DQ13 A14 FLASH A13
FLASH D14 R DQ14 A15 FLASH A14
FLASH D15 R DQ15 A16 FLASH A15
2.5 В A17 FLASH A16
T FLASH WP В WP В A18 FLASH A17
FLASH PWE В WE В A19 FLASH A18
FLASH ADV В ADV В A20 FLASH A19
FPGA INIT В RST В A21 FLASH A20
FLASH OE В OE В A22 FLASH A21
FLASH CE В СЕ В A23 FLASH A22
FLASH WAIT R WAIT A24 FLASH A23
FPGA CCLK CLK WE В A25 FLASH A24
FLASH PWE В A26 FLASH A25
FLASH AO A27
FLASH A1 R5
FLASH A2 RFU1 VCCQ1
D6
FLASH A3 RFU2 VCCQ2 2,5 В
G4
FLASH A4 RFU3 VCCQ3
FLASH A5 B2 VSS0 A4
FLASH A6 VPP I
Н2 Н4 Н6 VSS1 VSS2
FLASH A7 VCC1 Atí 1,8 В
FLASH A8 НЗ T
FLASH A9 VSS3 VCC2
FLASH A10
Рис. 3. Схема подключения элемента параллельной Flash-памяти в инструментальном модуле Xilinx KC705 Evaluation Board
• Программируемый блок формирования тактовых сигналов.
• Двухстрочный ЖК-дисплей.
• Элементы управления и индикации.
• Два разъема расширения, соответствующие спецификации стандарта FMC.
• Разъем для подключения внешних сигналов к встроенному аналого-цифровому блоку XADC кристалла программируемой логики.
• Комплексная схема формирования и контроля питающих напряжений. Центральным элементом рассматриваемого отладочного модуля является кристалл XC7K325T, который содержит 326 080 логических ячеек Logic Cells, 445 модулей блочной памяти Block RAM суммарной емкостью 16 020 кбит, 840 аппаратных секций цифровой обработки сигналов DSP48E1, 16 последовательных высокоскоростных приемопередатчиков RocketIO GTX, 1 аппаратный модуль интерфейса PCI Express, 1 аналого-цифровой блок XADC и 10 блоков управления синхронизацией Clock Management Tiles (CMT). Совокупность перечисленных ресурсов ПЛИС обеспечивает возможность реализации на ее основе широкого спектра устройств и систем, отличающихся высокой производительностью, в том числе высокоскоростных устройств цифровой обработки сигналов с параллельной организацией выполнения операций, систем обработки видеоизображения с высоким разрешением, телекоммуникационных систем. Детальная информация о функциональных возможностях, архитектуре и режимах конфигурирования указанного кристалла программируемой логики представлена в [1-16].
В состав блока памяти инструментального модуля Xilinx KC705 Evaluation Board входит внешнее высокоскоростное ОЗУ, элемент параллельного Flash ППЗУ с интерфейсом BPI (Byte Peripheral Interface), элемент последовательного Flash ППЗУ с интерфейсом Quad-SPI (QSPI), EEPROM ППЗУ, а также элементы, предназначенные для реализации интерфейса SDIO карт памяти формата SD. Внешнее высокоскоростное ОЗУ реализовано в виде стандартного субмодуля синхронной динамической памяти SODIMM SDRAM с интерфейсом DDR3 MT8JTF12864HZ-1G6G1, который выпускает фирма Micron Technology Incorporated. Этот субмодуль обладает информационной емкостью 1 Гбайт и 64-разрядной шиной данных. Контроллер интерфейса DDR3 конфигурируется на базе ресурсов ПЛИС XC7K325T. Все входы и выходы субмодуля высокоскоростной оперативной памяти подключены к пользовательским выводам указанного кристалла программируемой логики, которые относятся к 32, 33 и 34 банкам блоков ввода/вывода (Bank 32 — Bank 34). Для питания выходных каскадов этих блоков ввода/вывода ПЛИС и микросхемы памяти используется напряжение 1,5 В.
В качестве элемента параллельного Flash ППЗУ с интерфейсом BPI использует-
ся микросхема PC28F00AP30TF компании Numonyx, информационная емкость которой составляет 128 Мбайт. Шина данных, адресная шина и входы управления этого элемента Flash-памяти сопряжены с пользовательскими выводами кристалла программируемой логики XC7K325T, которые относятся к 14-му и 15-му банкам (Bank 14 и Bank 15) блоков ввода/вывода. Указанный элемент параллельного Flash ППЗУ может выполнять функции конфигурационной памяти ПЛИС семейства Kintex-7. В этом случае конфигурирование кристалла программируемой логики осуществляется в режиме Master BPI. Объем параллельного Flash ППЗУ предоставляет возможность записи нескольких вариантов конфигурационных данных. Для выбора необходимого варианта конфигурационной последовательности, загружаемого в ПЛИС XC7K325T, предусмотрен DIP-переключатель, который предоставляет дополнительную возможность коммутации двух старших разрядов адресной шины элемента параллельной Flash-памяти. Схема подключения элемента параллельного Flash ППЗУ к кристаллу программируемой логики в инструментальном модуле Xilinx KC705 Evaluation Board приведена на рис. 3. Этот элемент можно также применять для хранения исполняемого программного кода и данных в отлаживаемых микропроцессорных системах.
Элемент последовательной Flash-памяти с интерфейсом Quad SPI (Serial Peripheral Interface) объемом 128 Мбит представлен микросхемой N25Q128A13BSF40F, которую выпускает компания Numonyx. Этот элемент ППЗУ можно использовать для хранения конфигурационной информации кристалла программируемой логики семейства Kintex-7. При этом процесс загрузки конфигурационной последовательности в ПЛИС XC7K325T производится в режиме Master SPI. После окончания процесса конфигурирования
плис
FPGA Kintex-7 ХС7К325Т FFG900
QSPI 1С CS В
-CZb
-СИ-
-CZb-
ППЗУ Flash Quad-SPI
HOLD_B/DQ3 С
VCC DQO
NCO
NC1
NC2
NC3
SB VSS
DQ1 WB/VPP/DQ2
П
Рис. 4. Схема подключения элемента последовательной Flash-памяти в инструментальном модуле Xilinx KC705 Evaluation Board
кристалла элемент последовательной Flash-памяти может быть задействован в проекте для выполнения других функций, например, для хранения исполняемого кода программного обеспечения встраиваемых микропроцессорных систем. Кроме того, на основе этого Flash-ППЗУ может быть реализована энергонезависимая память данных встраиваемых систем, реализуемых на основе ПЛИС семейства Kintex-7. Схема соединения элемента последовательной Flash-памяти и кристалла программируемой логики в инструментальном модуле Xilinx KC705 Evaluation Board показана на рис. 4.
Для хранения незначительного объема информации на отладочной плате предусмотрен элемент EEPROM ППЗУ M24C08 информационной емкостью 1 кбайт. Сопряжение этого элемента с кристаллом программируемой
логики XC7K325T осуществляется посредством интерфейса I2C.
Кроме элементов Flash-ППЗУ в составе рассматриваемого отладочного модуля предусмотрена возможность использования дополнительных ресурсов энергонезависимой памяти за счет подключения карт памяти формата SD с высокой скоростью записи и чтения данных. Для реализации интерфейса SDIO на плате инструментального модуля установлен соответствующий разъем и 8-канальный двунаправленный преобразователь уровней сигналов, выполненный на основе микросхемы TXB0108 компании Texas Instruments. Схема интерфейса SDIO, обеспечивающего возможность использования карт памяти формата SD в инструментальном модуле Xilinx KC705 Evaluation Board, изображена на рис. 5.
ПЛИС FPGA Kintex-7 ХС7К325Т FFG900
SDIO DATO LS
о
SDIO DAT1 LS
SDIO_DAT2_LS
SDIO CD DAT3 LS
D
SDIO CMD LS
SDIO_CLK_LS
0
GND "
Схема согласования уровней сигналов ТХВ0108
VCCA VCCB
A1 B1
A2 B2
A3 B3
A4 B4
A5 B5
Аб B6
A7 B7
A8 B8
OE GND
D
а
о
о
I
SDIO DAT1 8
SDIO_DAT2 9
SDIO CD DAT3 1
SDIO CMD 2
i
SDIO_SDDET 10
SDIO_SDWP 11
i
Разъем интерфейса SDIO
VDD
DATO
DAT1
DAT2
CD DAT3
CMD
CLK
DETECT IOGND2
PROTECT IOGND1
D_P GNDTAB4 GNDTAB3 GNDTAB2 GNDTAB1
Рис. 5. Схема интерфейса SDIO инструментального модуля Xilinx KC705 Evaluation Board
Рис. 6. Схема сопряжения разъема SFP+ с выводами ПЛИС XC7K325T инструментального модуля Xilinx KC705 Evaluation Board
VCC3V3 VADJ
Рис. 7. Схема сопряжения HDMI-кодека с ПЛИС XC7K325T инструментального модуля Xilinx KC705 Evaluation Board
Интерфейсный блок рассматриваемого модуля предоставляет разработчикам возможность реализации и аппаратной отладки в составе проектируемых устройств и встраиваемых микропроцессорных систем наиболее распространенных высокоскоростных интерфейсов передачи данных — PCI Express Gen2 x8, 10/100/1000 Ethernet и SFP/SFP+, а также порта интерфейса HDMI. На печатной плате отладочного модуля Xilinx KC705 Evaluation Board предусмотрены разъемы соответствующих портов и дополнительные элементы, необходимые для полнофункциональной реализации этих интерфейсов.
Контроллер интерфейса PCI Express, конфигурируемый на базе соответствующего аппаратного блока [13] кристалла программируемой логики XC7K325T, обеспечивает поддержку двух режимов передачи информации со скоростями трансляции данных в каждом направлении до 2,5 Гбит/с (Gen1) и до 5 Гбит/с (Gen 2). Для достижения таких скоростей передачи информации совместно с контроллером задействуются последовательные высокоскоростные приемопередатчики RocketIO типа GTX [12] ПЛИС семейства Kintex-7.
При реализации контроллера интерфейса Ethernet 10/100/1000 в отлаживаемых устройствах и встраиваемых микропроцессорных системах используются аппаратные блоки Tri-mode Ethernet Media Access Controller (TEMAC) и последовательные мультигига-битные приемопередатчики RocketIO типа GTX кристалла программируемой логики, установленного на плате рассматриваемого инструментального модуля. Сопряжение с физическим уровнем интерфейса Ethernet 10/100/1000 обеспечивает микросхема M88E1111 (Alaska Gigabit Ethernet Transceivers), которую выпускает компания Marvell.
Для организации интерфейса SFP/SFP+ в реализуемых устройствах и встраиваемых системах в составе отладочного модуля Xilinx KC705 Evaluation Board представлен разъем 74441-0010 компании Molex, соответствующий международным соглашениям MSA (Multi-Source Agreement). Этот разъем предоставляет возможность подключения компактных модулей приемопередатчиков для организации высокоскоростного обмена данными в телекоммуникационных системах. В настоящее время наиболее широкое распространение получили модули SFP/SFP+, предназначенные для осуществления приема и передачи данных по оптическим кабелям. Схема сопряжения разъема, предназначенного для подключения указанных приемопередатчиков, с выводами ПЛИС семейства Kintex-7 в рассматриваемом инструментальном модуле приведена на рис. 6.
Порт интерфейса HDMI реализован на основе аппаратного кодека, выполненного на базе микросхемы ADV7511KSTZ-P компании Analog Devices. Используемый кодек
Модуль USB-JTAG
tdi tms ТСК tdo
-Ш-
-Ш--СИ-
Разъем JTAG
tdi
tms
тек
tdo
Схема преобразования уровней сигналов SN74LV541A
hpc_prsnt_m2c_b
fmc_tdi_bud
fmc hpc prsnt m2c в
■S
fmc_tms_buf
fmc hpc tck buf
lpc_prsnt_m2c_b
fmc_lpc_prsnt_m2c_b
fmc_hpc_tdo
Разъем FMC HPC prsntl tdi
tdo tms
Схема преобразования уровней сигналов SN74AVC2T45
fmc lpc tdo
fmc lpc tms buf
fmc lpc tck buf
Разъем FMC LPC prsnt_l tdi
tdo tms
fpga_tms_buf
Схема преобразования уровней ситалов SN74AVC1T45
fpga тск buf
ПЛИС FPGA Kintex-7 XC7K325T
tdi tms ТСК tdo
Рис. 8. Схема конфигурирования ПЛИС XC7K325T инструментального модуля Xilinx KC705 Evaluation Board
HDMI поддерживает вывод видеоизображения с высоким разрешением 1920Ч1080 (в формате Full HD 1080P). Управление режимами работы кодека ADV7511KSTZ-P осуществляется по шине I2C. Схема сопряжения HDMI-кодека с кристаллом программируемой логики XC7K325T отладочного модуля Xilinx KC705 Evaluation Board представлена на рис. 7.
Кроме того, в состав интерфейсного блока входит также мост USB-UART, который предоставляет возможность организации взаимодействия отлаживаемых устройств или встраиваемых микропроцессорных систем с внешним компьютером через виртуальный COM-порт. Этот интерфейсный мост реализован на базе микросхемы CP2103GM, выпускаемой компанией Silicon Labs. При использовании интерфейсного моста USB-UART следует учитывать, что блок последовательного асинхронного приемопередатчика конфигурируется на основе ресурсов ПЛИС семейства Kintex-7. Для быстрого формирования этого блока предлагается соответствующее IP-ядро — UART. Поддержка виртуального последовательного порта осуществляется с помощью драйвера Virtual COM Port (VCP) driver, предоставляемого компанией Silicon Labs. Для осуществления передачи данных через интерфейсный мост USB-UART на отладочной плате предусмотрен отдельный разъем порта USB типа Type Mini-B.
Блок конфигурирования ПЛИС инструментального модуля Xilinx KC705 Evaluation Board включает в себя стандартный разъем порта JTAG-интерфейса, интегрированную схему загрузочного кабеля, DIP-переключатель, кнопку принудительного реконфигурирования и светодиодный индикатор DONE. Структурная схема этого блока показана на рис. 8.
Стандартный разъем порта JTAG-интер-фейса предоставляет возможность конфигурирования ПЛИС рассматриваемого отладочного модуля, программирования элементов Flash-памяти, а также выполнения операций периферийного сканирования и внутрикристальной отладки разрабатываемых устройств
с использованием универсальных загрузочных кабелей, выпускаемых фирмой Xilinx. Установленный разъем позволяет применять для этой цели загрузочные кабели Platform Cable USB II и Parallel Cable IV (PC IV).
Интегрированная схема загрузочного кабеля выполнена в виде субмодуля компании Digilent, реализующего функции интерфейсного моста USB-JTAG. Эта схема обеспечивает возможность загрузки конфигурационных данных в кристалл программируемой логики XC7K325T и элементы Flash-ППЗУ через стандартный кабель USB-интерфейса (Type A — Type mini-B).
DIP-переключатель используется для выбора одного из элементов Flash-памяти, содержащего конфигурационные данные, и соответствующего режима конфигурирования ПЛИС. С его помощью задаются значения сигналов на входах установки режима конфигурирования M0, M1, M2 кристалла программируемой логики семейства Kintex-7. Кроме того, этот переключатель выполняет функцию выбора варианта конфигурационных данных при использовании мульти-загрузочного режима конфигурирования ПЛИС отладочного модуля.
Кнопка принудительного реконфигурирова-ния предоставляет пользователю возможность осуществления загрузки конфигурационной последовательности отлаживаемого проекта в кристалл программируемой логики в любой момент времени. Светодиодный индикатор DONE визуально информирует об успешном завершении процесса загрузки конфигурационной последовательности в ПЛИС.
В состав блока формирования тактовых сигналов инструментального модуля Xilinx KC705 Evaluation Board входят следующие элементы:
• генератор дифференциального сигнала синхронизации с фиксированным значением частоты;
• программируемый широкодиапазонный генератор дифференциальных тактовых сигналов;
• схема снижения уровня джиттера дифференциальных сигналов;
• две пары высокочастотных разъемов типа SMA.
Рис. 9. Схема включения генератора дифференциального тактового сигнала с частотой 200 МГц в отладочном модуле Xilinx KC705 Evaluation Board
WX3V3
I
USER CLOCK SPA l2C USER CLOCK SCL
Программируемый генератор Si570
NC OE
SDA SCL GND
VOO
CLK-CLK+
I
USER CLOCK N
USER CLOCK P
10-810 МГц
Рис. 10. Схема программируемого генератора дифференциальных тактовых сигналов инструментального модуля Xilinx KC705 Evaluation Board
SI5326_OUT_C_P
SI5326_OUT_C_N
ПЛИС FPGA Kintex-7 XC7K325T FFG900
114,285 МГц
_XA
SI5326_INT_ALM
SI5326 XTAL XA
SI5326 XTAL XB
~ GND
REC CLOCK С P
REC CLOCK С N
REC CLOCK P
REC CLOCK N
Схема снижения
уровня джиттера SiS326C
VDDA NC1
VDDA NC2
VDDA NC3
XA NC4 NC5
XB CKOUT1_N CKOUT1 P
CKIN1_P CKOUT2_N CKOUT2 P
CKIN1 N
CKIN2_P
CKIN2_N GNDPAD
INT C1B CMODE
C2B SDI
RATE0 SDA SDO
RATE1 SCL
LOL A0
DEC A1
INC A2 SS
RST В GND1
CS_CA GND2
ЧН
Рис. 11. Схема снижения уровня джиттера дифференциальных тактовых сигналов инструментального модуля Xilinx KC705 Evaluation Board
ПЛИС FPGA Kintex-7 ХС7К325Т FFG900
VCC1V5 FPGA
LCD DB4 LS
Схема преобразования уровней сигналов TXS0108E
VCCA VCCB
A1 B1
A2 B2
A3 B3
A4 B4
A5 B5
A6 B6
A7 B7
A8 B8
OE GND
LCD RW
LCD DB4
LCD DB5
LCD DB6
LCD DB7
LCD RS
ЖК-дисплей 2X16
7 GND
Рис. 12. Схема сопряжения ЖК-дисплея с ПЛИС XC7K325T инструментального модуля Xilinx KC705 Evaluation Board
Генератор дифференциального сигнала синхронизации с фиксированным значением частоты вырабатывает системный тактовый сигнал с частотой 200 МГц, соответствующий спецификации стандарта LVDS. Этот генератор реализован на базе микросхемы SiT9102, выпускаемой компанией Si Time. Схема включения генератора дифференциального сигнала синхронизации с частотой 200 МГц в отладочном модуле Xilinx KC705 Evaluation Board показана на рис. 9.
Программируемый генератор дифференциальных тактовых сигналов предоставляет возможность формирования сигналов синхронизации, значение частоты которых может выбираться пользователем в диапазоне от 10 до 810 МГц. Функции этого генератора выполняет микросхема Si570 компании Silicon Labs. Для установки требуемого значения частоты генерируемых сигналов в указанной микросхеме используется интерфейс I2C. По умолчанию при включении напряжения питания программируемый генератор вырабатывает дифференциальный тактовый сигнал с частотой 156,250 МГц. Схема программируемого генератора дифференциальных тактовых сигналов инструментального модуля Xilinx KC705 Evaluation Board изображена на рис. 10.
Схема снижения уровня джиттера дифференциальных тактовых сигналов выполнена на основе микросхемы Si5326C, которую выпускает компания Silicon Labs (рис. 11). Эта схема задействуется чаще всего при реализации устройств и систем с восстановлением сигнала синхронизации. Для управления режимами функционирования схемы снижения уровня джиттера применяется интерфейс I2C.
Высокочастотные разъемы типа SMA, установленные на плате отладочного модуля Xilinx KC705 Evaluation Board, обеспечивают возможность подключения внешних тактовых сигналов, представленных в дифференциальной форме.
Для отображения алфавитно-цифровой информации в составе рассматриваемого инструментального модуля предусмотрен двухстрочный ЖК-дисплей S162DBABC компании Displaytech, который присоединяется с помощью низкопрофильного разъема фирмы Samtec. Выводы этого дисплея сопряжены с пользовательскими входами/выходами кристалла программируемой логики XC7K325T, которые относятся к 33-му банку ввода/вывода (Bank 33). Согласование уровней сигналов ПЛИС и ЖК-дисплея осуществляется микросхемой TXB0108 компании Texas Instruments. Схема сопряжения ЖК-дисплея с ПЛИС отладочного модуля Xilinx KC705 Evaluation Board представлена на рис. 12.
В состав блока элементов управления и индикации инструментального модуля Xilinx KC705 Evaluation Board входят пять кнопочных переключателей, 4-разрядный DIP-переключатель, поворотный переклю-
чатель и восемь светодиодных индикаторов, подключенных к пользовательским выводам ПЛИС. Переключатели различного типа могут применяться в реализуемых устройствах и встраиваемых микропроцессорных системах для выполнения различных функций, например, сброса, инициализации, изменения режимов работы, а также для управления процессом отладки. Светодиодные индикаторы можно использовать, например, для визуального контроля выполнения алгоритма функционирования отлаживаемого устройства.
Разъемы расширения FMC LPC и FMC HPC, соответствующие спецификации стандарта ANSI/VITA 57.1, позволяют существенно расширить функциональные возможности рассматриваемого инструментального модуля. Большинство контактов этих разъемов сопряжено с пользовательскими выводами и последовательными высокоскоростными приемопередатчиками кристалла программируемой логики серии Kintex-7 отладочного модуля Xilinx KC705 Evaluation Board. Разъем FMC HPC отличается от FMC LPC возможностью доступа к значительно большему количеству пользовательских выводов ПЛИС и высокоскоростных приемопередатчиков. В настоящее время разные производители предлагают модули расширения мезонинного типа, выполняющие разнообразные операции, которые поддерживают варианты разъемов FMC LPC и FMC HPC. В частности, в [20] представлен обзор модулей расширения FMC, предназначенных для осуществления операций высокоскоростного аналого-цифрового и цифро-аналогового преобразования сигналов.
Разъем для подключения внешних сигналов к аналого-цифровому блоку XADC ПЛИС XC7K325T открывает доступ к встроенному 12-разрядному АЦП с мультиплексируемыми входами, а также обеспечивает подачу напряжения питания и опорного напряжения для этого блока. Этот разъем предоставляет возможность присоединения дополнительного модуля коммутации аналоговых и цифровых сигналов AMS Evaluation Card, входящего в состав инструментального комплекта Xilinx Kintex-7 FPGA KC705 Evaluation Kit.
Комплексная схема формирования и контроля питающих напряжений выполнена на основе интегральных стабилизаторов импульсного и линейного типа компании Texas Instruments. Для управления работой импульсных стабилизаторов, а также мониторинга уровней напряжений и потребляемого тока в составе этой схемы применяются контроллеры этой же компании. Интегральные стабилизаторы вырабатывают напряжения от 5 до 0,75 В, которые предназначены для питания и согласования различных элементов рассматриваемого отладочного модуля. В качестве первичного источника для большинства интегральных
Рис. 13. Структурная схема узла питания инструментального модуля Xilinx KC705 Evaluation Board
стабилизаторов используется постоянное напряжение 12 В, формируемое сетевым адаптером, входящим в состав отладочного комплекта. Применяемые в составе узла питания контроллеры предоставляют возможность управления и мониторинга выходных токов и напряжений через интерфейс PMBus (Power Management Bus) с помощью программных средств Fusión Digital Power Designer компании Texas Instruments. Структурная схема узла питания отладочного модуля Xilinx KC705 Evaluation Board приведена на рис. 13.
Для сопряжения кристалла программируемой логики XC7K325T с отдельными элементами, представленными на отладочной плате и в составе подключаемых модулей расширения FMC, а также управления их работой
в инструментальном модуле предусмотрена мультиплексируемая шина интерфейса I2C. Этот интерфейс обеспечивает взаимодействие ПЛИС с элементом EEPROM ППЗУ и возможность изменения режимов работы программируемого генератора тактовых сигналов, субмодуля оперативной памяти, HDMI-кодека, схемы снижения уровня джит-тера дифференциальных сигналов синхронизации, модулей расширения, подключаемых к разъемам FMC LPC, FMC HPC и SFP+. Для мультиплексирования шин интерфейса I2C используется 8-канальный коммутатор PCA9548 компании NXP Semiconductor. Схема коммутации шин интерфейса I2C в отладочном модуле Xilinx KC705 Evaluation Board представлена на рис. 14.
Рис. 14. Схема коммутации шин интерфейса I2C в отладочном модуле Xilinx KC705 Evaluation Board
Дополнительную информацию по работе с инструментальным модулем Xilinx KC705 Evaluation Board можно найти в [21, 22]. ■ Окончание следует
Литература
1. Зотов В. Особенности архитектуры нового поколения ПЛИС с архитектурой FPGA фирмы Xilinx // Компоненты и технологии. 2010. № 12.
2. 7 Series FPGAs Overview. Advance Product Specification. Xilinx, 2012.
3. Artix-7 FPGAs Data Sheet: DC and Switching Characteristics. Xilinx, 2011.
4. Kintex-7 FPGAs Data Sheet: DC and Switching Characteristics. Xilinx, 2011.
5. Virtex-7 FPGAs Data Sheet: DC and Switching Characteristics. Xilinx, 2011.
6. 7 Series FPGAs Migration. Methodology Guide. Xilinx, 2011.
7. 7 Series FPGAs Configuration User Guide. Xilinx, 2011.
8. 7 Series FPGAs SelectIO Resources User Guide. Xilinx, 2011.
9. 7 Series FPGAs Clocking Resources User Guide. Xilinx, 2011.
10. 7 Series FPGAs Memory Resources User Guide. Xilinx, 2012.
11. 7 Series FPGAs Configurable Logic Block User Guide. Xilinx, 2012.
12. 7 Series FPGAs GTX Transceivers User Guide. Xilinx, 2011.
13. 7 Series FPGAs Integrated Block for PCIe User Guide. Xilinx, 2012.
14. 7 Series DSP48E1 Slice User Guide. Xilinx, 2012.
15. 7 Series FPGAs XADC Dual 12-bit 1MSPS Analog-to-Digital Converter User Guide. Xilinx, 2011.
16. 7 Series FPGAs GTP Transceivers User Guide. Xilinx, 2012.
17. Зотов В. Проектирование встраиваемых микропроцессорных систем на основе ПЛИС фирмы Xilinx. М.: Горячая линия - Телеком, 2006.
18. Зотов В. Проектирование цифровых устройств на основе ПЛИС фирмы Xilinx в САПР WebPack ISE. М.: Горячая линия - Телеком, 2003.
19. Зотов В. Средства внутрикристальной отладки цифровых устройств и встраиваемых микропроцессорных систем, разрабатываемых на базе ПЛИС с архитектурой FPGA фирмы Xilinx — ChipScope Pro // Компоненты и технологии. 2008. № 10.
20. Зотов В. Инструментальные средства отладки устройств цифровой обработки сигналов, проектируемых на основе ПЛИС FPGA фирмы Xilinx серий Virtex-6 и Spartan-6 // Компоненты и технологии. 2011. № 4-12.
21. KC705 Evaluation Board for the Kintex-7 FPGA User Guide. Xilinx, 2012.
22. Kintex-7 FPGA KC705 Evaluation Kit Getting Started Guide. Xilinx, 2012.
23. http://www.xilinx.com/support/documentation/ kc705_13-4.htm
