CC BY
23
костей активных элементов в электронных устройствах [Текст] / С.Г. Крутчинский, Н.Н. Прокопенко, Е.И. Стар-ченко // Проблемы разработки перспективных микроэлектронных систем - 2006: Сб. науч. тр. под общ. ред. А.Л. Стемпковского. -М.: Ин-т проблем проектирования в микроэлектронике РАН, 2006. -С. 194-199.
5. Крутчинский, С.Г. Методы компенсации основных составляющих выходной емкости транзисторов в аналоговых микросхемах [Текст] / С.Г. Крутчинский, Н.Н. Прокопенко, Н.В. Ковбасюк [и др.] // Проблемы разработки перспективных микроэлектронных систем - 2006: Сб. науч. тр. под общ. ред. А.Л. Стемпковского. -М.: Ин-т проблем проектирования в микроэлектронике РАН, 2006. -С. 223-228.
6. Krutchinsky, S.G. Structurally topological principles of self-compensation in electronic devices [Text] / S.G. Krutchinsky, N.N. Prokopenko, E.I. Starchenko // 2 IEEE International Conf. on Circuits and Systems for Communication. -M., 2004. -P. 26-30.
7. Крутчинский, С.Г. Структурный синтез в ана-
логовой микросхемотехнике [Текст] / С.Г. Крутчинский. -Шахты: Изд-во ЮРГУЭС, 2010. -260 с.
8. Прокопенко, Н.Н. Схемотехника широкополосных усилителей: Монография [Текст] / Н.Н. Прокопенко, Н.В. Ковбасюк. -Шахты: Изд-во ЮРГУЭС, 2005. -218 с.
9. Прокопенко, Н.Н. Архитектура и схемотехника дифференциальных усилителей с повышенным ослаблением синфазных сигналов: Монография [Текст] / Н.Н. Прокопенко, С.В. Крюков. -Шахты: Изд-во ЮРГУЭС, 2008. -329 с.
10. Прокопенко, Н.Н. Архитектура и схемотехника быстродействующих операционных усилителей: Монография [Текст] / Н.Н. Прокопенко, А.С. Будяков. -Шахты: Изд-во ЮРГУЭС, 2006. -231 с.
11. Прокопенко, Н.Н. Элементная база радиацион-но-стойких информационно-измерительных систем: Монография [Текст] / Н.Н. Прокопенко, О.В. Дворников, С.Г. Крутчинский; под общ. ред. Н.Н. Прокопенко. -Шахты: Изд-во ЮРГУЭС, 2011. -208 с.
УДК 621.37
В.Г. Манжула
информационная поддержка синтеза схемотехнически интегрированных принципиальных электрических схем
Известно, что максимальная эффективность инженерного труда достигается не вследствие использования сложного программного обеспечения, а благодаря оптимальному взаимодействию человека и машины [1]. При этом автоматизированные системы поискового синтеза (АСПС) обеспечивают информационную поддержку инженерной работы. Основное назначение АСПС состоит в генерации альтернатив при поиске решения.
Современные интегральные микросхемы имеют в своем составе широкий набор различных функциональных элементов. Их реализация в виде отдельных принципиальных схем, как правило, приводит к недопустимому увеличению общего числа активных элементов схемы, что в свою очередь приводит к снижению надежности и высокому токопотреблению [2]. Применение принципа схемотехнической интеграции позволяет избежать перечисленных недостатков, к тому же схемы, проектируемые на основе этого
принципа, отличаются своей простотой и изяществом. Его сущность заключается в том, что ряд отдельных функциональных элементов выполняется в виде единой нерасчленимой принципиальной схемы, выполняющей совокупность функций всех входящих в нее функциональных элементов. Рассмотрим особенности информационной поддержки проектировщика при синтезе схемотехнически интегрированных решений.
Информационное обеспечение такой АСПС [3] предполагает использование четырех баз данных: базы данных схемных объектов (СО), содержащей текстовое и графическое описание известных схемотехнических решений;
проблем (БДП), содержащей возможные недостатки схемных объектов;
методов (БДМ), содержащей описания методов решения проблем;
базы данных функций (БДФ) схемных объектов. Под схемным объектом будем понимать совокупность одного или нескольких электронных
элементов, объединенных друг с другом для выполнения каких-либо определенных функций. В качестве СО может выступать, например, дифференциальный каскад, эмиттерный повторитель, транзистор как отдельный элемент, резистор и т. п. Следует обратить внимание на то, что схемный объект неэквивалентен функциональному элементу. В большинстве случаев СО не может выполнять какие-либо функции без участия других СО. Каждому СО соответствует расширяемый набор функций, описывающих его работу. Например, для резистора такими функциями являются закон Ома, зависимость сопротивления от температуры и т. д.
Отличительной особенностью алгоритма работы такой системы от традиционной, предлагающей инженеру варианты готовых решений, является возможность создания нового решения при отсутствии в базе данных необходимого СО. При этом алгоритм работы такой системы предполагает выполнение следующих операций:
ввод исходного прототипа; редукцию прототипа на СО, имеющиеся в базе данных;
определение человеком неизвестных СО; выделение неизменяемой части; выбор проблемы, которую необходимо решить (из базы данных проблем);
выбор предложенного программой решения данной проблемы (в виде набора СО);
синтез интегрированной принципиальной схемы из предложенных СО;
проверку допустимости схемы; принятие решений о продолжении работы. В случае отсутствия решения или его непригодности программа, работая с БДФ, создает набор функций, позволяющих решить ЛПР поставленную задачу. Таким образом, работа алгоритма направлена на создание не функциональной схемы (схемы соединений СО), а схемы функций (порядок преобразований и действий, позволяющий решить поставленную задачу), которая и является конечным продуктом работы алгоритма. Наличие ссылок из БФ к базе данных СО позволяет ЛПР синтезировать функциональную, а затем и принципиальную схему.
Для анализа допустимости (работоспособности) схемы необходимо ввести некоторые, достаточно условные, атрибуты СО, к которым относятся:
назначение выводов (информационный, энергетический);
импеданс вывода (условное значение, характеризующее выходной параметр - ток или напряжение);
функциональные зависимости параметров
СО;
направления потоков энергии через вывод (сток тока, исток тока);
направление потоков информации через вывод (вход, выход).
Для проверки допустимости схемы по энергетическим потокам следует определить направления и замкнутость потоков энергии от источников питания. При этом ток от положительного вывода источника питания должен, разветвляясь и проходя по элементам схемы, вернуться к отрицательному выводу источника. Свидетельством неработоспособности схемы являются разрывы в одной или нескольких ветвях. Проверка схемы по потокам энергии может быть проведена путем построения направленного графа и его анализа известными средствами.
Следующим этапом является информационная проверка. В допустимой схеме потоки информации должны проходить через схемные объекты от входа к выходу всего устройства. Необходимо отметить, что вход и выход могут быть условными, важен факт неразрывного прохождения потока информации с учетом направлений, заданных в атрибутах выводов СО, и преобразований, заявленных в описании функций СО. Разрывы в потоках информации могут возникать, например, в случае если источник информации (информационный вывод) одного из СО имеет токовый выход и нагружен на аналогичный выход другого СО.
Другой вариант - параллельное включение потенциальных выходов СО. Противоречие может возникать и при соединении выводов с разнородными физическими величинами параметров: ток и тепло, тепло и освещенность и т. д. Во всех этих случаях возникает противоречие, и схема признается недопустимой.
Общее правило проверки включений выводов СО формулируется просто: в один узел не должны сходиться только токовые выводы СО, потенциальные выводы не должны образовывать замкнутого контура и физические величины параметров (в точках соединения) должны совпадать.
Проверка схемы по информационным пото-
кам осуществляется следующим образом. Под потоком информации понимается передача изменения входного параметра на выходной. К параметрам относятся координаты режима (токи, напряжения), тепловые потоки, освещенность и т. п. Прежде всего должны быть указаны входы и выходы схемы (пусть даже условно), а также источник входного воздействия (источник тока, напряжения, тепла, света и т. д.). Общий алгоритм проверки схемы включает в себя следующие операции:
составление списка всех физических параметров СО;
выделение в списке априорно известных (не меняющихся) физических величин параметров (например, напряжение источников питания);
анализ схемы от входа к выходу с целью нахождения неопределенных параметров и разрывов потоков СО.
В результате выполнения этого алгоритма возможны четыре ситуации:
1) все параметры определены, и потоки информации не имеют разрывов;
2) остаются неопределенными какие-либо параметры;
3) все параметры определены, но имеются разрывы потоков;
4) комбинация второй и третьей ситуаций.
В первой ситуации очевидно, что схема признается непротиворечивой. Вторая ситуация свидетельствует о том, что на входные выводы некоторых СО не поступает информация или поступает противоречивая информация (два токовых выхода соединены без токоотвода и т. д.). В третьей ситуации некоторые СО имеют неполное включение: на вход поступает информация, а с выхода не снимается.
Предлагаемый алгоритм реализован в среде MATLAB 7.0.1, в которой порядок синтезируемой схемы ограничивается возможностью вычислителя, т. к. матрица входных и выходных параметров создается динамически и ее размер определяется размером используемой оперативной памяти. Фрагмент исходного скрипт-кода на языке программирования MATLAB операции сравнения выходных и входных параметров СО представлен ниже:
%функция перебора всех комбинаций параметров
function [y2,y4,y5] = perebor(elem1,elem2)
sehet = 1;
svsh = 1; svobl = 0; svob2 = 0; markl = false; mark2 = false;
for n=1:prod(size(elem1)) vm=1;
for m=1:prod(size(elem2)) if sravn(elem1(n),elem2(m)) markl = true;
vspom = strcat(num2str(n),num2str(m)); otv{schet}= vspom; schet = schet + 1; else
if(vm==prod(size(elem2)))
mark2 = true;
svob1(svsh)=n;
svsh=svsh+1;
end
vm=vm+1; vm2=0;
for j=1:prod(size(elem1)) if ~sravn(elem2(m),elem1(j))
vm2=vm2+1; end end
if vm2==prod(size(elem1)) mark2=true; svob2(svsh)=m; svsh=svsh+1; end end end end
if mark1 y2 = otv; else
y2 = ,'; end
if mark2 y4 = svob1; y5 = svob2; else y4 = 0; y5 = 0; end end
Финальным этапом проверки допустимости сгенерированных схемных решений является анализ разработки на соответствие техническим параметрам, заданным проектировщиком, таким, как проходная, частотная и фазовая характери-
123...П) (123...п) (123...п) .... (123...п Рис. 1. Граф-схема процесса синтеза интегрированных схемотехнических решений
стики; уровень шума; температурная стабильность; чувствительность параметров схемы к разбросу значений элементов и т. д. При этом целесообразно использование специализированных пакетов САПР (Cadence, CircuitMaker, Electronics Workbench, Micro-Cap и т. п.).
Синтез интегрированной принципиальной схемы предлагается осуществлять в соответствии с граф-схемой, представленной на рис. 1. В предлагаемом графе в качестве вершин (обозначен-
ных окружностью с номером) используются СО из начального набора, соответствующего набору функций принципиальной схемы прототипа.
Дуги задают операции схемотехнической интеграции объектов, расположенных в вершинах графа. Таким образом, образуется граф О = (V, Е), где V = {1, 2, 3 ... и}, Е = {ер е2, е3, е4, е5, е6,}, е = (1, 2), е2 = (1, 3), ез = (1, и), е4 = (2, 3), е, = (2, и), еб = (3, и).
В результате выполнения операции «Гене-
4
Рис. 2. Принципиальная схема УЗСР
рация СО» формируется дополнительное множество, состоящее из СО, реализуемых путем схемотехнической интеграции исходных СО. Обозначение таких СО и соответствующих им вершин графа состоит из двух номеров СО прототипа, задействованных в получении соответствующего нового СО.
Проверка допустимости сгенерированных схемотехнических решений осуществляется в соответствии с правилами, изложенными ранее. Допустимые решения заносятся в базу СО.
Во втором этапе схемотехнической интеграции участвуют СО прототипа, а также СО, сгенерированные на первом этапе. При этом результатом генерации являются СО, имеющие в обозначении трехзначный номер. Аналогично первому этапу проводятся операции проверки допустимости и занесения в базу СО.
Количество этапов синтеза схемотехнически интегрированных решений определяется возможностью получения новых схемотехнических решений и в пределе может достигать величины п — 1. Причем в результате возможна генерация множества решений функционально соответствующих предъявляемым требованиям, но отличающихся схемотехническим исполнением.
Рассмотрим более подробно предлагаемую граф-схему на примере синтеза схемотехнически интегрированного узла задания статического режима (УЗСР) интегральной микросхемы.
На рис. 2 представлена исходная схемотехни-
ческая реализация УЗСР.
Он включает в себя следующие схемные объекты: СО1 - переключатель тока (I1, VT1, VT2, R1, R2); СО2 - триггер (VT3-VT5, R3-R8); СО3 -формирователь гистерезиса (VT6, VD1, R9); СО4 - ключ (VT8, R10); СО5 - параметрический стабилизатор (VT7, VD2, R11); СО6 - компенсационный стабилизатор (VT9, VT10, VT12, VT13, VT15, R12, R13, R15, R16); СО7 - цепь запуска (VT11, VT14, R14).
Данная схема реализует гистерезисную зависимость U0 = f(U ) выходного напряжения U0 от напряжения питания микросхемы U , необходимую для реализации режима запуска (рис. 3).
При подаче напряжения ипм триггер устанавливается в состояние, при котором ключ замкнут, а выходное напряжение компенсационного стабилизатора близко к нулю. При достижении напряжением ипм величины U 2 триггер переключается в состояние, соответствующее разомкнутому положению ключа, при этом выходное напряжение равно величине U0. Обратное выключение происходит при меньшем напряжении U (U ,) из-за изменения порога срабатывания
пм 4 пмН r r
переключателя тока.
Величина выходного напряжения U0 определяется выражением:
U 0 =
е „ \г l+R15
Я
, (1)
'16 У V 13 У
где фт ~ 25 мВ - температурный потенциал; UM -напряжение эмиттер-база z'-го транзистора.
Рис. 3. Зависимость выходного напряжения и от напряжения питания микросхемы и
Напряжения включения и выключения соответствуют следующим выражениям:
и +и
ад (2)
где и - напряжение стабилизации элемента УБ1.
Проведем синтез схемотехнически интегрированного решения для элемента УЗСР, используя граф-схему (см. рис. 1). Граф-схема процесса синтеза интегрированного решения УЗСР изображена на рис. 4.
Проверку на допустимость по результатам генерации прошли три решения, предполагающие интеграцию объектов 2 и 3, 4 и 7, 5 и 6, соответ-
(123) (47) (56
Рис. 4. Граф-схема синтеза интегрированного УЗСР
4
Рис. 5. Схемотехнически интегрированный УЗСР
ственно. Проверка возможности дополнительной интеграции показала, что допустимо схемотехническое решение, интегрирующее три объекта: 1, 2 и 3.
В варианте реализации элемента УЗСР на основе принципа схемотехнической интеграции (рис. 5) объединены следующие схемные объекты: 1, 2 и 3 (переключатель тока, формирователь гистерезиса и триггер (У1—УТ11, R1—R4); 4 и 7 (ключ и цепь запуска (УТ9—УТ11, R4); параметрический и компенсационный стабилизаторы (УТ12—УТ18, R5—R8). Коэффициент избыточности для данного схемотехнического решения составил ЯИ = 0,21(21).
Использование принципа схемотехнической интеграции при синтезе УЗСР позволило более чем в 1,5 раза сократить количество элементов схемы, а также снизить суммарный потребляемый ток в три раза.
Величины напряжений включения и выклю-
чения, соответствующие зависимости ио = .Ди ) (рис. 3), определяются выражениями:
Л
эб'
итт1=2<?т-±Ы^ + 2иэб-и{
Л, Оо
ад
ад
(3)
Величину тока I можно найти из соотноше-
ния:
/ = 2ф1п(ЗД)/Д
(4)
Таким образом, разработанные схемотехнические решения показывают, что использование информационной поддержки при синтезе интегрированных решений на этапе синтеза электрических принципиальных схем позволяет уменьшить число элементов результирующей схемы и повысить к.п.д. устройства в целом за счет снижения потребляемого тока.
СПИСОК ЛИТЕРАТУРЫ
1. Половинкин, А.И. Автоматизация поискового конструирования (искусственный интеллект в машинном проектировании) [Текст] / А.И. Половинкин [и др.]; под ред. А.И. Половинкина. — М.: Радио и связь, 1981. —344 с.
2. Манжула, В.Г. Модели, методы и алгоритмы структурно-параметрического синтеза неизбыточных
смешанных СФ блоков [Текст] / В.Г. Манжула // Изв. ЮФУ Сер. Техн. науки. —2011. —№ 2. —С. 79—87.
3. Манжула, В.Г. Нейронные сети Кохонена и нечеткие нейронные сети в интеллектуальном анализе данных [Текст] / В.Г. Манжула, Д.С. Федя-шов // Фундаментальные исследования. —2011. —№ 4. —С. 108—114.
