CC BY
20
Список литературы
1. Пат. 2570600 Российская Федерация, МПК G 01 R 29/10. Способ моделирования при разработке антенн / Бобров П. П., Кривальцевич С. В. № 2014130593/28; заявл. 22.07.2014; опубл. 10.12.2015. Бюл. № 34.
2. Банков С. Е., Курушин А. А. Электродинамика и техника СВЧ для пользователей САПР. М.: Солон-Пресс, 2008. 276 с.
3. Kane Yee. Numerical solution of initial boundary value problems involving Maxwell's equations in isotropic media // IEEE Transactions on Antennas and Propagation. 1966. Vol. 14, no. 3. P. 302-307.
4. Choi D. H., Hoefer W. J. The finite-difference time-domain method and its application to eigenvalue problems // Microwave Theory and Techniques, IEEE Transactions on. 1986. Vol. 34. P. 1464-1470.
5. Demerdash N., Nehl T., Fouad F. Finite element formulation and analysis of three dimensional magnetic field problems // IEEE Transactions on Magnetics. 1980. Vol. 16, no. 5. P. 1092-1094.
6. Mur G. Absorbing boundary conditions for the finite-difference approximation of the time-domain electromagnetic field equations // IEEE Transactions on Electromagnetic Compatibility. 1981. Vol. 23, no. 4. P. 377-382.
7. Berenger J. A perfectly matched layer for the absorption of electromagnetic waves // Journal of Computational Physics. 1994. Vol. 114, no. 2. P. 185-200.
8. Григорьев А. Д. Методы вычислительной электродинамики. М.: ФИЗМАТЛИТ, 2012. 430 с.
9. Пат. 2289180 Российская Федерация. МПК H 01 Q. Широкополосный вертикальный излучатель / Ма-ренко В. Ф. № 2005102304/09; заявл. 31.01.2005; опубл. 10.12.2006. Бюл. № 34.
10. Бобров П. П., Кривальцевич С. В., Крошка Е. С. Учет частотной зависимости диэлектрической проницаемости грунтов при проектировании и моделировании приземных антенн // Техника радиосвязи. 2015. № 4. С. 72-79.
11. Кривальцевич С. В., Ященко А. С., Майненгер К. А., Кудрин О. И., Зубков М. П., Влияние подстилающей поверхности на направленные характеристики антенн ДКМВ диапазона // Актуальные проблемы радиофизики: материалы 8 Междунар. науч.-практич. конф. (АПР 2019), 1-4 октября 2019, Томск (принято к печати).
12. Liu P. W., De Roo, England A. W., Judge J., Impact of moisture distribution within the sensing depth on Land C-Band emission in sandy soils // IEEE J. Sel. Topics Appl. Earth Observ, Apr. 2013.Vol. 6, no. 2. P. 887-899.
УДК 621.317.799:621.3.049.771
ГЕНЕРАЦИЯ ТЕСТ-ВЕКТОРОВ ДЛЯ ИСПЫТАТЕЛЬНЫХ СИСТЕМ ЭЛЕКТРОННЫХ МОДУЛЕЙ
GENERATION OF TEST VECTORS FOR TEST SYSTEMS OF ELECTRONIC MODULES
А. В. Никонов
Омский государственный технический университет, г. Омск, Россия
A. V. Nikonov
Omsk State Technical University, Omsk, Russia
Аннотация. Актуальность темы заключается в обеспечении решения задач создания оборудования для испытательных систем сложных изделий электронной техники. Цель - обеспечить эффективность устройств для генерации тест-векторов при испытаниях больших и сверхбольших интегральных схем. Задача - оптимизация алгоритма генерации по критериям максимальной длины тест -последовательности и минимальных аппаратных затрат. Решается задача построения блок-схемы алгоритма генерации тест-векторов для создания периодических и нерегулярных тестовых воздействий -при работе испытательных систем в широком диапазоне частот. Результатом является структура, объединяющая генератор тест-векторов с мультиплексированием в один канал, что позволяет реализовать тест-последовательность до частоты 1 ГГц. Выводы указывают на то, что предложенная конфигурация является компромиссом между минимальным объемом памяти при длинных тест-последовательностях и быстрой перезагрузкой канала без перерыва в генерации.
Ключевые слова: диапазон УВЧ, испытательная система, тест-вектор, изделия электронной техники, кодовое слово.
DOI: 10.25206/2310-9793-7-2-237-244
I. Введение
Испытательные системы электронных модулей формируют тест-сигналы под управлением тест-векторов, генерируемых с помощью тест-программ согласно цели испытаний. Тест-вектора содержат информацию, определяющую значения амплитудных и временных параметров сигналов, подаваемых на испытуемые электронные модули.
При контроле изделий электронной техники все подсистемы испытательных комплексов используют тест-вектора для формирования опорных синхроимпульсов, синхроимпульсов фронта, среза и записи. Это одна из важнейших функций испытательных систем. Характеристики системы во многом определяют возможности средств генерации тест-векторов, так как повышение эффективности генерации ведет к увеличению тактовой частоты, увеличению степени покрытия дефектов объекта испытаний, уменьшению аппаратной избыточности, снижению потребляемой мощности и себестоимости.
В число способов генерации тест-векторов входят детерминированные, достаточной генерации, псевдослучайной генерации и генерации типовых тестов [1]. Способ достаточной генерации заключается в том, что на входы объекта подаются все возможные воздействия. Способ является идеальным с точки зрения обнаружения неисправностей. Не нужно знать классы неисправностей и методы синтеза тестовых воздействий. Но для объектов с большим числом входов время на перебор становится очень большим.
При псевдослучайной генерации на вход объекта поступает большое количество тестовых наборов, выбранных случайным образом. Этот способ прост, здесь возможно подать на объект несколько миллионов наборов в секунду, что гарантирует достаточное качество тестирования. Но множество псевдослучайных входных наборов только с определенной вероятностью определяют правильность функционирования объекта. Этот способ не может обеспечить высокую достоверность контроля, но требует малых затрат времени на разработку теста [2].
Способ генерации типовых тестов использует знание универсальных множеств тестовых наборов для большого класса объектов [3]. При тестировании используют тестовые схемные цепи, отражающие результат тестирования отдельных частей объекта. Качество тестирования определяется предварительным теоретическим исследованием всего рассматриваемого класса объектов. Но формирование тестов большой длины оказывается сложным при реализации.
Детерминированный способ применяется при тестировании объектов с простой структурой. По функциональной схеме объекта формируется строго определенная тестовая последовательность, которая воспроизводится при воздействии на объект. Этот способ позволяет формировать тест-последовательности, оптимальные по длине и по степени покрытия неисправностей. Но для сложных объектов не удается достоверно составить его эквивалентную логическую схему. Формирование тест-последовательности ведет к большим трудовым и временным затратам [4].
Развитие технологии производства сверхбольших интегральных схем (СБИС) предъявляет повышенные требования к генераторам тестовых последовательностей, а увеличение сложности объектов исследования приводит к тому, что активизация определенной функции на выходе объекта требует генерации сложной последовательности выходных сигналов. Для генерации детерминированных тест-последовательностей большой длины необходим большой объем памяти. Учитывая, что при тестировании необходимо обеспечить высокий коэффициент покрытия неисправностей, общий объем памяти резко возрастает.
Генератор тест-последовательности (ГТП) и все подсистемы испытательного комплекса используют управляющую информацию из локальных модулей памяти. Данные записываются в память тест векторов по системной магистрали. Загрузка тест-векторов может быть различной: выполняется загрузка всех векторов, если это позволяет объем быстродействующей памяти контроллера испытаний. Загрузка может быть циклической, когда тест-вектора должны обеспечить циклическое изменение отдельных параметров тест-сигнала.
Также тест-вектора могут нести в себе порядок их выбора из памяти тест-векторов [5], разделенной на сегменты. Это позволяет увеличить количество формируемых сигналов, так как тест-вектор используется несколько раз.
Применение алгоритмической и неалгоритмической генерации тест-последовательностей сопровождается значительным увеличением емкости быстродействующих локальных запоминающих устройств. При испытаниях СБИС увеличивается сложность алгоритмов, но алгоритмическая генерация характерна меньшими затратами на память и является менее быстродействующей, чем аппаратная генерация.
При алгоритмическом формировании тест-векторов не сложно получить высокие частоты следования. Частоты их следования определяются быстродействием памяти. Для увеличения быстродействия воспроизведения тест-векторов из памяти используется расслоение памяти.
Алгоритмическая генерация позволяет получить регулярные заданные тест-коды. Обычно процессоры тест-кодов имеют возможность работать в алгоритмическом режиме и в режиме чтения тест-векторов из памяти. При алгоритмическом режиме в генератор тест-кодов помещаются соответствующие инструкции, по которым и формируются тест-коды [2]. В тест-последовательности используются операции циклов, переходов и подпрограмм.
Аппаратный способ генерации требует очень больших объемов памяти. Поэтому из массива тест-векторов выбираются повторяющиеся части, которые записываются в генератор тест-кодов и многократно повторяются в ходе испытаний.
В целях уменьшения объема памяти для хранения тест-векторов, которая включается в поконтактный набор ресурсов каждого испытательного канала, разрабатываются специальные алгоритмы сжатия и декомпрессии тестовых данных. Для увеличения скорости генерации в некоторых комплексах тест-вектора воздействуют на специальные процессоры испытательной последовательности в качестве управляющей информации. Микропроцессоры или сложные схемы коммутации памяти устанавливаются у контакта подключения объекта. Они формируют сегменты большой тест-последовательности, необходимой для сложных испытаний.
Появление современных изделий электронной промышленности в виде CPLD (Complex Programmable Logic Devices), FPGA (Field Programmable Logic Devices), FLEX (Flexible Logic Element MatriX) и «система на кристалле» (SOC; Systems On Chip) с десятками миллиардов эквивалентных вентилей потребовало нового подхода к созданию испытательных программ [6]. Для таких сложных программируемых логических устройств (СПЛУ) тест-вектора должны генерироваться в ходе их разработки. Сетевой обмен по модели OSI позволяет автоматизированному рабочему месту (АРМ) проектирования тест-программ получить доступ к тест векторам, генерируемым в ходе разработки кристалла СПЛУ.
II. Постановка задачи
Каждый из способов, описанных во введении, имеет свои преимущества и недостатки, и используется для конкретных классов объектов при тестировании. Но структура алгоритма генерации тест-векторов должна обеспечить наиболее полное исследование за минимальное время. Поэтому необходим оптимальный алгоритм, позволяющий строить генератор тест-последовательности малой сложности, но обладающий большими функциональными возможностями.
Информационная модель тест-поледовательности, формируемой на основе тест-векторов, должна позволять создавать псевдослучайные испытательные воздействия. Необходимо иметь возможность изменять код двоичных векторов в каждом такте тест-последовательности и в любом числе разрядов. При этом язык программирования и программные приложения должны обеспечить компромисс между сложностью и универсальностью формирования тест-последовательности.
Существует задача сжатия тест-программ за счет удаления повторяющихся строк и сегментов. Но во время испытаний удаленные части программ необходимо восстановить за счет применения циклов и подпрограмм. Эти операции должны входить в набор инструкций, генерируемых при сжатии.
Для сокращения объема памяти можно использовать сжатие данных, что увеличивает длительность и частоту следования тест-векторов без увеличения аппаратных затрат и быстродействия элементной базы. В функции генерации тест-векторов добавляется организация подпрограмм, переходов и циклов по памяти. Между оперативным запоминающим устройством (ОЗУ) тест-последовательностей и ОЗУ тест-векторов включаются схемы декомпрессии. При сжатии битовых последовательностей исходная последовательность из однобитной преобразуется в последовательность многоразрядных кодовых слов.
Данные о формате кодового слова служат основой для формирования алгоритма сжатия. Информационные поля кодовых слов содержат управляющую информацию о том, что содержится в кодовом слове.
Длинные тест-программы без повторяющихся строк и сегментов должны обеспечить непрерывное поступление тест-векторов на объект исследования. Поэтому важным этапом в походе к генерации тест-векторов является оптимизация алгоритма генерации. Оптимизация структуры должна заключаться в выборе элемента множества S из множества решений {S}. Если Si - подмножество структурных элементов (St ç S), характеризующее i-й вариант алгоритма генерации при его производительности П^) и аппаратных затратах N(Sj) на реализацию алгоритма Si, то по минимаксному критерию оптимальным вариантом Som является вариант Si, удовлетворяющий условиям:
E(Si) = {min[N(Si)] maxPCSi)]} E(Si )V Si ç S ^ Si* = Som, (1)
где E(Si) = П^^^) - целевая функция; V - квантор всеобщности при ограничении N(Si*) < Nmax, где Nmax - наибольшая сложность реализации алгоритма при конкретном уровне технологии.
Быстродействие испытательных комплексов зависит от быстродействия генератора тест-векторов. Генератор тест-векторов может представлять собой многоразрядную оперативную память со схемами управления. В памяти кроме тест-векторов содержатся коды команд переходов, вызов программ и организации циклов. Максимальная частота следования тест-векторов определяется быстродействием памяти. Для повышения частоты возможны два пути. Это улучшение элементной базы (повышение быстродействия, увеличение надужности и уменьшение энергопотребления) и распараллеливание процесса передачи тест-векторов из памяти (увеличение аппаратных затрат).
Оптимальный путь повышения быстродействия генератора тест-векторов - это разумное увеличение аппаратурных затрат. При проектировании функцию цели можно определить следующим образом. Это генерация тестовых векторов с заданной частотой следования, разрядностью и заданным набором функций при минимальных аппаратурных затратах.
Для занесения в память тест-программы большего объема, чем имеющаяся память, вводится схема компрессии-декомпрессии, а тест-векторы предварительно сжимаются в кодовые слова.
III. Теория
Для восстановления строк и сегментов тест-программы, исключенных при сжатии, текущая инструкция должна определять состояние счетчика циклов, индексных регистров и прерываний, определять адрес следующей инструкции и соответствующего ей тестового вектора. Для тест-программ без повторяющихся строк и сегментов тест-вектора должны непрерывно выбираться из памяти соответствующего объема.
Множество S, являющееся базой для разработки структуры алгоритма генерации тест-векторов, содержит очень большое число элементов и определение величины SОпт согласно (1) методом полного перебора практически невозможно.
Поэтому нужно упорядочить элементы S1 введением некоторого множества символов JS = {¡}, где каждому индексу j е Л8 соответствует множество SJ структурных элементов, характеризующих конкретный структурный метод повышения производительности алгоритма: Це^^ = 8; И^ад - это объединение подмножеств структурных элементов SJ для всех входящих в JS.
В таком случае решение задачи оптимизации находится из функционального уравнения:
Е(8 опт) = {тшрЧфО] тах[П(^)]} Е(8^) V с $ ^ 8 опт = Целость (2)
где SjОПТ - подмножество структурных элементов, характеризующих оптимальный вариант реализации _]-й структуры; Sj1 - подмножество структурных элементов, характеризущих j-й вариант реализации j-го алгоритма при ограничении ^Ц^^^ОПт) ^ NмAX.
Поэтому процесс оптимизации структуры алгоритма разбивается на этапы и сводится к задаче динамического программирования. На каждом j -м шаге ведется направленный перебор в рамках j -й структуры, а поиск оптимального решения заключен в выполнении рекуррентного соотношения:
Е(Це1(8)^0Пт ) = {тшрЧ(^,0] тах[П(^)]} Е[(И ;ет(8)8ногсг)ад>1 V е (3)
Начальные условия для рекуррентного соотношения (3) имеют вид:
Б^^опт) = {тт^(8и)] тах№,0]} Е(8и) е 8Ь (4)
На первом шаге оптимизации выбирается структура алгоритма Sj, которая обеспечивает наибольшее значение целевой функции Е^Ь1) по параметру П^д). Этой структуре ставится в соответствие индекс j = 1. После определения элемент j = 1 исключается из множества индексов JS. На следующих шагах этот подход сохраняется, а оптимизация проводится в соответствии с соотношением (2) до тех пор, пока JS Ф 0. Подмножество И^л^рш, полученное на последнем шаге, является искомым решением.
На рисунке 1 приведена структура генератора тест-векторов, использующего декомпрессию. Генератор состоит из трех ОЗУ, имеющих разное функциональное значение. ОЗУ тест-векторов хранит тест-векторы, которые используются для работы при данной партии объектов исследования.
ОЗУ последовательностей тест-векторов хранит адреса тест-векторов, которые последовательно считы-ваются (адреса предварительно сжаты). Генерация последовательностей может быть в произвольном порядке.
Справочное ОЗУ хранит последовательность извлечения последовательностей из ОЗУ последовательностей. С помощью команд, записанных в справочное ОЗУ, организуются циклы, переходы и вызовы тест-программ.
Между ОЗУ последовательностей тест-векторов и ОЗУ тест-векторов включены схемы декомпрессии битовых последовательностей, каждая из которых представляет собой один разряд адреса тест-вектора. Каждая битовая последовательность хранится в ОЗУ последовательностей в виде кодовых слов для декомпрессии в реальном времени. такая организация генераторов тест-векторов позволяет получить высокие частоты следования и экономить память за счет хранения информации в сжатом виде. Операция декомпрессии производится в реальном масштабе времени.
В последовательности многоразрядных слов отдельное кодовое слово может состоять из нескольких информационных полей. Первое поле кодового слова содержит управляющую информацию о том, что содержится в данном слове. В каждом кодовом слове содержится как информация из последовательности, так и дополнительная служебная информация:
А - кодовое слово содержит информацию о виде снятой последовательности;
В - кодовое слово содержит информацию о количестве последующих кодовых слов, которые имеют перенесенную информацию из исходной битовой последовательности без изменения;
С - кодовое слово содержит информацию, без изменения скопированную из битовой последовательности;
D - конец информации.
Возможные форматы кодовых слов:
а) A, NGR, KGR. Первое поле А - слово содержит информацию о виде сжатой последовательности. NGR - номер повторяющейся группы битов. KGR - количество групп.
б) B, KSL. KSL - количество последующих кодовых слов за данным словом, которые содержат информацию из исходной битовой последовательности.
в) C, KBIT - биты, перенесённые из последовательности: KBIT - количество бит. С - слово из исходной последовательности, занесённое без изменения, следом за этим полем следуют биты.
г) D. Когда в первом поле кодового слова содержится такая информация, это говорит о том, что данное слово является последним.
Данные о формате кодового слова служат основой для написания алгоритма сжатия битовых последовательностей. Здесь можно выбрать замену кодового слова. Если в первом поле кодового слова содержится информация С, можно подсчитать возможную длину кодового слова.
C, KBIT - биты, скопированные без изменения.
Генератор тест-векторов
Приборная магистраль
Интерфейс сопряжения шин
rV
с
Схемы организации циклов, переходов и подпрограмм
-Ч
п/
-К
Справочное ОЗУ
А V
-Ч 1/
ОЗУ подпоследовательностей тест-векторов
ОЗУ шабло- Схема декомпрессии
нов для для битовых
декомпрессии последовательностей
Быстродействующая часть генератора тест-векторов
-N 1/
5
XX
iz
Озу тест-векторов
Магистраль системы
2
Рис. 1. Структура генератора тест-векторов
Для записи в первое поле кодового слова информации о четырех возможных комбинациях (А, В, С, D) необходимо два бита памяти. Для максимального числа бит, которые можно перенести в данное кодовое слово (поле KBIT), потребуется три бита памяти. Длина кодового слова равна одной из 13-ти бит. После проведения сжатия информация записывается в память слов для декомпрессии.
Алгоритм сжатия последовательности выявляет периодические элементы и группы элементов. Пусть дан массив кодовых слов (одно слово - один бит) М(Х1 , Х2, ...,ХР). Алгоритм работает следующим образом: запоминается первый элемент и сравнивается со вторым. Если они равны, то продолжается сравнение с третьим элементом, и так до тех пор, пока не найдётся такой элемент, который не равен предыдущему.
При этом подсчитывается количество повторений и длина периода повторений. Если число повторений, умноженное на длину группы, больше чем число, при котором возможно получить экономию памяти, информация о ней заносится в двухмерный массив М1. После занесения информации о повторяющейся группе в массив М1, в качестве текущего элемента проверки выбирается элемент, следующий за повторяющейся группой. Процесс повторяется до просмотра всего исходного массива.
Массив М1 имеет следующую организацию:
М1 [1...М, 1...3]: на одну группу повторений требуются три слова. Первое - базовый индекс. Второе -количество повторений. третье - период группы повторений. Данные о повторяющихся элементах также заносятся в массив М1.
На рисунке 2 приведена блок-схема алгоритма формирования данных о повторяющихся кодовых словах.
Рис. 2. Алгоритм по выявлению и записи в двумерный массив информации о периодически повторяющихся кодовых словах (начало)
Ф
Г ^1; X=1 1
Г ^ 1
ч
h=I-K KOL=0; 1=0
Г G=K; ^2=0 1
N
N1=M1[G,1] tl=M1[G,3] dL1=M1[G,2]*t1
t2=M1[I,3] dL2=M1[I,2]*t2
y=N1; q=N2
Нет _______________ =M[q]
ГДа
У=У+1 q=q+l
Нет ¿г q=f2 ^^
[Да
G=G+1 I=I+1
Да
У Нет
h=N+1
Т
W[X,1]=N1 W[X,2]=KOL W[X,3]=t X=X+1 K= ^2+1
KOL<1 Да
Да
K<p-1
Нет
^ Конец ^
Рис. 2. Алгоритм по выявлению и записи в двумерный массив информации о периодически повторяющихся кодовых словах (окончание)
IV. Результаты экспериментов
В ходе экспериментов был использован ГТП с частотой до 1024 МГц. Для работы в частотном диапазоне использован метод расслоения памяти: выборка из ОЗУ данных в параллельном коде с последующим преобразованием в последовательный. Испытания ГТП в диапазоне 32-1024 МГц проводились при длине тест-последовательности 256 бит и числе циклов повторения не менее 1024.
Использование адресного пространства позволило: изменять поток тест-сигналов; выполнять тест в форме жесткого диска; менять наборы тест-последовательности. Часть адресного пространства в памяти ЭВМ (2 Кбайта) отведено для регистров ГТП: регистра состояний и регистра управления. Применение сдвиговых регистров позволило реализовать испытания методом сквозного сдвигового регистра, соответствующего организации программ моделирования. Хранение тест-векторов осуществлялось в ОЗУ на ЭСЛ-элементах.
Показана возможность изменять вид тест-сигналов в ходе испытаний за счет того, что для уменьшения времени перезагрузки в качестве памяти ГТП использована часть адресного пространства управляющего контроллера, загружающего информацию с диска в соответствующие области памяти, из которых производиться чтение данных. Здесь исключена пересылка из ОЗУ контроллера в ОЗУ ГТП, что повышает скорость загрузки канала (более чем в 3 раза). При такой организации ОЗУ канала и обслуживании 4-8 каналов одним контроллером реализуется непрерывная тест-последовательность на частоте 1024 МГц без перезагрузки.
Но при работе испытательной системы в верхней части диапазона УВЧ возникают вынужденные интервалы простоя генераторов тестовой последовательности из-за того, что время загрузки новых данных в память превышает время генерации тест-векторов. На частоте 1 ГГц период простоя достигает 95% всего цикла.
V. Обсуждение результатов
Одним из путей повышения производительности системы загрузки тест-векторов в память является использование специализированных контроллеров трансляции. Все контроллеры системы должны быть связаны через шину обмена данными, что позволит формировать тест-последовательность в данном канале в зависимости от условий выполнения программ в других каналах.
Для каждого контроллера загружается свой сегмент данных. Контроллеры имеют возможность обмениваться данными через шину. Результатом работы каждого контроллера является последовательность байтов, которая непосредственно загружается в ОЗУ соответствующего канала. Использование контроллеров позволит сократить интервалы вынужденного простоя при работе на верхней частоте в 4-8 раз и сократить цикл работы по времени приблизительно на 25%.
VI. Выводы и заключение
Показана возможность создания периодических и нерегулярных последовательностей тест-векторов для работы испытательных систем в широком диапазоне частот. Сочетание генератора тест-векторов с мультиплексированием в один канал позволяет реализовать тест-последовательность до частоты 1024 МГц без перезагрузки. Такая конфигурация является компромиссом между минимизацией объема ОЗУ при длинных тест-последовательностях и быстрой перезагрузкой канала без перерыва в генерации.
Исследования предложенных способов генерации тест-векторов проводилось в ходе разработки модуля системы динамических параметрических измерений и функционального контроля сверхскоростных интегральных схем с рабочими частотами до 1024 МГц.
Список литературы
1. Naveen T. V., Latte M. V., Shet Sathish, Shashidhara H. R. Design and Implementation of Test Vector Generation Using Random Forest Technique // International Journal for Research in Applied Science & Engineering Technology (IJRASET). 2017. Vol. 4, Is. 08. С. 159.
2. Atre M. V., Latha V. New Metric-Base Algorithm for Test-Vector-Generation in VLSI Testing // Defence Science Journal. 1995. Vol. 45, no. 3. P. 255-265.
3. Pat. 6,304,837 US. B1. Utomated test vector generation and verification / Geiger T.K., Pember H. Yang. Date of Patent Oct. 16, 2001.
4. Jayanthy S., Bhuvaneswari M. C. Test Generation of Crosstalk Delay Faults in VLSI Circuits // Springer Sci-ence+Business Media Singapore. 2019. URL: https://doi.org/10.1007/978-981-13-2493-2.
5. Persson J. Deterministic Test Vector Compression/Decompression Using an Embedded Processor and Facsimile
Coding, 2005. LITH-IDA-EX-05/033-SE. URL: https://www.diva-portal.org/smash/get/diva2:20197/FULLTEXT01 .pdf.
6. Guerreiro N., Santos M., Teixeira P. Analogue and Mixed-Signal Production Test Speed-Up by Means of Fault List Compression // Circuits and Systems. 2013. No. 4. P. 407-421. URL: http://dx.doi.org/ 10.4236/cs.2013.45054.
