CC BY
17УДК [004.076.4+004.087.2]:621.3.049.77
Электрически перепрограммируемая энергонезависимая память в КМОП-технологии
1 2 И.В. Ермаков , Н.А. Шелепин
1 Национальный исследовательский университет «МИЭТ» 2ОАО «Научно-исследовательский институт молекулярной электроники» (г. Москва)
Рассмотрены конструктивные принципы реализации электрически перепрограммируемой энергонезависимой памяти, изготавливаемой в стандартном КМОП-процессе. Представлены характеристики экспериментальной ячейки памяти, реализованной в КМОП-процессе с проектными нормами 0,18 мкм.
Ключевые слова: КМОП, ЭСППЗУ, флэш-память, плавающий затвор, ячейка памяти.
В микроэлектронных изделиях, например идентификационных чипах, необходимо наличие встроенной энергонезависимой памяти, для реализации которой применяется сложная КМОП-технология с опцией встроенного электрически стираемого перепрограммируемого постоянного запоминающего устройства (ЭСППЗУ). Дополнительные технологические операции и, как следствие, дополнительные фотошаблоны приводят к увеличению времени производственного цикла, повышению стоимости и снижению выхода годных. В то же время специализированные технологии позволяют достигать высокой плотности упаковки и больших объемов встроенной энергонезависимой памяти (до нескольких мегабит) [1].
Однако существуют области применения ЭСППЗУ, в которых не требуется больших объемов памяти. Например, хранение различной служебной информации, кодов доступа к микросхеме, различных ключей, подстроечных кодов для высокоточных аналоговых блоков, таких как аналого-цифровые и цифроаналоговые преобразователи, прецизионные источники опорного напряжения, системы фазовой автоподстройки частоты и др. [2-5]. Для данных применений ЭСППЗУ нецелесообразно изменять существующий технологический маршрут и вводить дополнительные операции. Гораздо эффективнее применение энергонезависимой памяти, сформированной в рамках обычного КМОП-процесса.
Реализация ячеек ЭСППЗУ с плавающим затвором. В современной типовой КМОП-технологии с опцией ЭСППЗУ транзистор памяти содержит «плавающий» поликремниевый затвор, над которым располагается управляющий поликремниевый затвор (рис.1,а). Когда прикладывается напряжение к управляющему затвору CG, потенциал плавающего затвора FG определяется соотношением емкостей конденсатора связи Cc и туннельного конденсатора С (рис. 1,6):
UFG - U CG С
C + C
© И.В. Ермаков, Н.А. Шелепин, 2014
-подюжка а
Рис. 1. Разрез структуры (а) и электрическая схема (б) транзистора с плавающим затвором
Однако в стандартной КМОП-технологии в отличие от технологии с опцией ЭСППЗУ, как правило, применяется только один слой поликремния, который и является средой для хранения электрического заряда. Отличие заключается в реализации конденсатора связи Сс. В технологии КМОП с опцией ЭСППЗУ конденсатор связи выполнен за счет использования второго слоя поликремния и расположен прямо над туннельным конденсатором (см. рис.1,а). Существует несколько способов реализации конденсатора связи Сс ячейки электрически перепрограммируемой энергонезависимой памяти в стандартом КМОП-процессе: 1) затворный конденсатор; 2) конденсатор металл-металл (MIM) или комбинация конденсатора металл-металл и затворного конденсатора; 3) боковой поликремниевый конденсатор с пальцевой структурой.
В первом случае ячейка памяти может состоять из двух (рис.2) [6, 7, 8] или трех (рис.3) [5] элементов. Во втором случае конденсатор связи может быть выполнен как конденсатор металл-металл над областью изоляции или с дополнительным подключением затворного конденсатора для снижения площади ячейки памяти (рис.4) [9]. В третьем случае конденсатор связи выполнен как боковой поликремниевый конденсатор между плавающим и управляющим затворами (рис.5) [10].
а б
Рис.2. Разрез структуры (а) и электрическая схема (б) двухэлементной ячейки памяти
а о
Рис.3. Разрез структуры (а) и электрическая схема (б) трехэлементной ячейки памяти
Рис. 4. Разрез структуры (а) и электрическая схема (б) ячейки памяти с металл-металл и затворным конденсаторами
Рис.5. Топология (а) и разрез структуры (б) ячейки памяти с боковым поликремниевым конденсатором связи
В зависимости от схемы включения ячейки памяти заряд на плавающий затвор может быть инжектирован одним из следующих способов: горячими электронами в канале; горячими дырками в канале; возбужденными вторичными электронами; туннелиро-ванием Фаулера-Нордгейма. Удаление заряда с плавающего затвора происходит в основном при помощи механизма туннелирования Фаулера-Нордгейма.
Ячейка электрически перепрограммируемой энергонезависимой памяти в технологии КМОП СБИС уровня 0,18 мкм. Ячейка памяти, реализованная в КМОП-технологии уровня 0,18 мкм, представляет собой трехэлементную ячейку (см. рис.3) с и-МОП-транзистором считывания. Операции программирования и стирания производятся при помощи механизма туннелирования Фаулера-Нордгейма [11]. На рис.6,а представлен график зависимости порогового напряжения ячейки от длительности импульса программирования/стирания при напряжении 9 В. Пороговое напряжение ячейки измерялось при постоянном токе стока Id = 1 мкА, Vds = 0,1 В. Во время программирования на и-карман EP подается 0 В, на и-карман CG подается 9 В, а во время стирания наоборот, тогда как Vd = Vs = Vb = 0 В. Пороговое напряжение ячейки в запрограммированном и стертом состояниях имеет разброс по пластине. Верхняя кривая для каждого из состояний (см. рис.6,а) соответствует максимальному значению, а нижняя -минимальному значению порогового напряжения измеренных ячеек памяти. Всего было измерено порядка 30 ячеек памяти.
са
9— 1
<D
S ы
О J2
L. 4J
о г о. к о
с
___
-программирование, 9 В
Ч.. --стирание, 9 В
= = = :
-3
0,001 0,03 0,134 0,137 0,312 0,342 1,13 Длительность импульса программирования/стирания, с
а
5 02
| s
К £
с i
Л
а t=
<u „
о а
в и
о >н
£ «
О В"
& -
С
2,5 21,5 I
0,5 0
-0,5
программирование, 9 В, 30 мс -й- стирание, 9 В, 30 мс
1 10 100 1000 10000 100000 Количество циклов перезаписи
и б
Рис. 6. Зависимость порогового напряжения ячейки памяти от длительности импульса программирования/стирания (а) и от количества циклов перезаписи (б)
На рис.6,б представлена характеристика износоустойчивости, т.е. зависимость порогового напряжения ячейки от количества циклов перезаписи. Из полученных данных следует, что ячейка памяти обладает хорошей износоустойчивостью. Окно памяти шириной 2,0 В сохраняется после 105 циклов перезаписи.
На рис.7 графически представлены экспериментальные результаты температурного отжига при 150 оС, проведенного с целью исследования времени хранения заряда ячеек памяти с разным количеством циклов перезаписи. Пороговое напряжение после 40 суток отжига по сравнению с начальным состоянием уменьшается до уровней 92, 91, 85, 70% у ячеек памяти с количеством циклов перезаписи 1, 103, 104, 105 соответственно. Окно памяти составляет от 1,5 до 2,2 В в зависимости от количества циклов перезаписи ячейки.
02 =
Н -
Ж
£ IS
X
ш О в
£ о а. о С
Программирование: 1 цикл, -ф— Ю3; 104: —Ю-5 Старание: -О ] цикл; -0-103; -А- Ю4; -О- 105
L
¥ 9
1 1
¡ч * ? —а-
1 7 20
Количество суток отжига при температуре 150 °С
40
Рис. 7. Зависимость порогового напряжения ячеек памяти с разным количеством циклов перезаписи от времени отжига при температуре 150 оС
Таким образом, спроектирована, изготовлена и исследована ячейка памяти в стандартном КМОП-процессе с проектными нормами 0,18 мкм. Установлено, что потери заряда за время отжига составляют от 8% для 1 цикла перезаписи до 30% для 105 циклов перезаписи. Время хранения информации - не менее 10 лет при температуре 55 оС [8]. Максимально исследуемое количество циклов перезаписи равно 105. Ячейка является хорошим решением для использования ее при создании встроенной электрически перепрограммируемой энергонезависимой памяти небольшого объема в стандартном КМОП-процессе без использования дополнительных технологических операций.
Литература
1. Юдин А. Микросхемы памяти компании STMicroelectronics // Электронные компоненты. -2004. - № 3. - С. 30-37.
2. Ермаков И.В. Реализация ЭСППЗУ с одним поликремнием в контактной метке с однопроводным интерфейсом, выполненной по КМОП-технологии СБИС уровня 0,18 мкм: сб. науч. тр. SWorld. Материалы междунар. науч.-практической конф. «Научные исследования и их практическое применение. Современное состояние и пути развития 2012». - Одесса: КУПРИЕНКО, 2012. - Т. 11, Вып. 3. - С. 60-68.
3. Design of 512-bit logic process-based single poly EEPROM IP / L.-Y. Jin, J.-H. Jang, Y.-N. Yu et al. // J. of Central South University of Technology. - Dec. 2011. - Vol. 18. - Is. 6. - P. 2036-2044.
4. Hafkemeyer K.M., Schott A., Vega-Castillo P., Krautschneider W.H. Analog circuit calibration with single poly non-volatile memories // NORCHIP. - 2008. - P. 254-257.
5. Embedded flash memory for security applications in a 0.13 дт CMOS logic process / J. Raszka, M. Advani, V. Tiwari et al. // Solid-State Circuits Conference. - Feb. 2004. - Vol. 1. - P. 46-512.
6. Ohsaki K., Asamoto N., Takagaki S. A single poly EEPROM cell structure for use in standard CMOS processes // IEEE Journal of Solid-State Circuits. - Mar. 1994. - Vol. 29. - Issue. 3. - P. 311-316.
7. Lin C.-F., Sun C.-Y. A single-poly EEPROM cell structure compatible to standard CMOS process // Solid-State Electronics. - June 2007. - Vol. 51. - Is. 6. - P. 888-893.
8. A single-poly EEPROM cell for embedded memory applications / A. Di Bartolomeo, H. Rucker, P. Schley et al. // Solid-State Electronics. - June 2009. - Vol. 53. - Is. 6. - P. 644-648.
9. Single poly-EEPROM with stacked MIM and n-well capacitor / Z.-Y. Cui, M.-H. Choi, Y.-S. Kim et al. // Electronics Letters. - Jan. 2009. - Vol. 45. - Is. 3. - P. 185, 186.
10. Na K.-Y., Kim Yo.-S., Kim Ye.-S. A novel single polysilicon EEPROM cell with a polyfinger capacitor // IEEE Electron Device Letters. - Nov. 2007. - Vol. 26. - Is. 11. - P. 1047-1049.
11. Красников Г.Я. Конструктивно-технологические особенности субмикронных МОП-транзисторов. - Изд. 2-е, испр. - М.: Техносфера, 2011. - 800 с.
Статья поступила 26 ноября 2013 г.
Ермаков Игорь Владимирович - аспирант кафедры интегральной электроники и микросистем МИЭТ. Область научных интересов: разработка цифровых и аналоговых КМОП-микросхем, энергонезависимых ЗУ. E-mail: iermakov@mikron.ru
Шелепин Николай Алексеевич - доктор технических наук, профессор, первый заместитель генерального директора ОАО «НИИМЭ» (г. Москва). Область научных интересов: технология и элементы микросистем, разработка энергонезависимых ЗУ.
