Двойной радиочастотный синтезатор частот с дробным коэффициентом деления ADF4252 Текст научной статьи по специальности «Электротехника, электронная техника, информационные технологии»

Компоненты и технологии, № 2'2003 Компоненты

Двойной радиочастотный синтезатор частот

с дробным коэффициентом деления Д0Р4252

Мы продолжаем серию статей о синтезаторах частот производства Analog Devices Inc., являющихся базовыми элементами любых систем связи, навигации, кабельного и спутникового телевидения. В серии будут рассмотрены синтезаторы частот с импульсно-фазовой автоподстройкой частоты (PLL).

Сергей Дмитриев

[email protected]

Юрий Никитин, к. т. н.

[email protected]

Компания Analog Devices Inc. выпускает микросхему двойного цифрового синтезатора частоты с дробным коэффициентом деления (frac-tional-N) по высокочастотному (RF) входу и с целочисленным коэффициентом деления (integer-N) по низкочастотному (IF). Синтезатор относится к се-

Fractional-N PLL

Reference

Idb

Phase

Detector

Charge

Pump

Modulus

Control

LN+1

Loop

Filter

vco

Рис. 1. Структурная схема ИФАП-синтезатора с ДДПКД

FUNCTIONAL BLOCK DIAGRAM

VDD1 Vdd2 Vdd3 DVdd Vpl Vp2

ADF2452

Rset

ï

REFERENCE

REFin Q-

REFoutCH

MUXOUT ÇK

x2

DOUBLER

4-BIT R COUNTER

OUTPUT

MUX

4 LOCK

DETECT

T

PHASE FREQUENCY DETECTOR CHARGE PUMP

*QCPrf

24-ВГГ

DATA

REGISTER

FRACTIONAL N RF DIVIDER

INTEGER N IF DIVIDER

4—Ó RFinA 4—QRF|NB

ÔIFinB 4—Q IFinA

x2

DOUBLER

15-BIT R COUNTER

PHASE

FREQUENCY

DETECTOR

CHARGE

PUMP

OCPlF

AgndI Agnd2 Dgnd CPgndI CPgnd2 Рис. 2. Функциональная схема двойного синтезатора частоты fractional-N/integer-N ADF4252

рии ADF4000, изготавливается по современной BiCMOS-технологии 0,35 мкм и может работать в интервале питающих напряжений 2,7-3,3 В в индустриальном диапазоне рабочих температур -40... +85 °С.

Сдвоенный RF/IF-синтезатор ADF4252 позволяет реализовать современные гетеродины с повышением и понижением RF-частоты. В сочетании с внешними ГУН и петлевыми фильтрами микросхема образует законченную систему PLL гетеродинов.

Итак, в высокочастотном RF-тракте синтезатора ADF4252 минимальный коэффициент деления частоты опорного колебания RMra = 1 может быть изменен пользователем с шагом 1 до RMAKc = 15. В низкочастотном IF-тракте R = 1, 2, ..., 32767.

При использовании синтезаторов fractional-N шаг сетки синтезируемых частот всегда меньше частоты сравнения. Это удобно, а зачастую и необходимо в случае мелкого шага сетки при высокой выходной частоте, то есть при больших значениях N коэффициента деления делителя с дробным переменным коэффициентом деления (ДДПКД). В большинстве таких синтезаторов максимальное значение дробности F/M может быть установлено в пределах 1/16. 15/16.

Способ формирования дробного коэффициента деления

Идея дробного деления заключается в чередовании целочисленных коэффициентов деления по определенному закону. Так, если необходимо получить коэффициент деления N = 1000,3, то на интервале 10 выходных импульсов устанавливают 3 раза коэффициент N = 1001 и 7 раз N = 1000. В итоге среднее значение коэффициента деления будет N = (1001x3 + 1000x7)/10 = 1000,3.

Но интервал наблюдения увеличивается (в нашем примере в 10 раз). Такое увеличение приводит к появлению помех дробности, частота которых ниже частоты сравнения в кольце. Структурная схема кольца ИФАП с ДДПКД приведена на рис. 1.

Фирма Analog Devices решила проблему дробного коэффициента деления кардинальным образом. Она предлагает двойной синтезатор ADF4252 класса (рис. 2):

Компоненты и технологии, № 2'2003

• основной синтезатор RF — fractional-N;

• вспомогательный синтезатор IF — integer-N.

Значение дробности M в основном синтезаторе можно изменять в широких пределах — от */2 до */4095.

Низкочастотный синтезатор микросхемы относится к классу синтезаторов с целочисленным коэффициентом деления на N (integer-N). Иными словами, в таких синтезаторах приведение частоты перестраиваемого генератора к частоте сравнения производится с помощью делителей с целочисленным коэффициентом деления. В этом случае шаг сетки синтезируемых частот и частота сравнения одна и та же.

Программирование производится при помощи стандартного последовательного трехпроводного интерфейса. Два программируемых двухмодульных предварительных делителя (прескалера IF и RF) имеют коэффициенты деления: IF — 8/9, 16/17, 32/33, 64/65; RF — 4/5, 8/9.

Оба канала содержат частотно-фазовые детекторы (ЧФД) с программируемыми источниками тока и общий выходной мультиплексор. Секция fractional-N дополнительно содержит программируемый модуль-интерполятор и F-регистр.

Кроме того, пользователь может устанавливать выходной ток фазового детектора в высокочастотном канале с ДДПКД ^макс = 3 ГГц):

• с помощью внешнего резистора;

• внутри выбранного интервала программно

(до 4 значений).

RF-канал представляет собой синтезатор fractional-N. Регистры INT и F задают коэффициент деления делителя N, который определяется из следующего соотношения:

N = (INT + (F/M))

RF/F

PFD

: N

RF/F

PFD

: INT + (F/M)

F

PFD

REFin X (1 + D)/R

лителя (для IF-канала значение R будет 14-разрядным); D — значение удвоителя опорной частоты.

Так, если значение D равно 0, то удвоения частоты REFin не будет происходить, а частота Fpfd будет равна REFIN (при условии, что R = 1). Если это значение равно 1, то будет происходить удвоение входной опорной частоты.

Коэффициенты деления 8-разрядного регистра INT находятся в диапазоне от 1 до 255. Дробный регистр F является 12-разрядным, и его коэффициенты деления находятся в диапазоне от 1 до 4095. Модуль-интерполятор также 12-разрядный, и, соответственно, имеет такой же диапазон коэффициентов, как и регистр F. Важно также заметить, что F может принимать значение, равное 0, и должно выполняться условие 0 < F < M.

Программные регистры синтезатора ADF4252

Программирование регистров и режимов работы ИМС этого семейства, как было сказано выше, схоже с программированием ИМС семейства ADF4000. Некоторое отличие состоит в том, что ADF4252 имеет большее число программных регистров, для выбора которых используются не два (как в ADF4000), а три последних младших бита С2, С1, С0 во входном регистре сдвига 24-BIT DATA REGISTER, при этом используются семь программных регистров-защелок:

1. Регистр RF N DIVIDER REG программирует 8-разрядный регистр INT установки целой части коэффициента деления N и 12-разрядный регистр F установки дробной части коэффициента деления N.

2. Регистр RF R DIVIDER REG программирует выбор коэффициента деления (модуля) RF-прескалера, режим подключения или режим обхода удвоителя частоты опорного сигнала, коэффициент деления 4-разрядного делителя опорной частоты RF и размер 12-разрядного модуля-интерполятора.

3. Регистр RF CONTROL REG устанавливает величину выходного тока ЧФД RF и режим третьего состояния его выхода, полярность (наклон характеристики) фазового детектора RF, спящий режим синтезатора RF, режим перезагрузки счетчиков синтезатора RF, режим способа компенсации помех дробности и уровня фазовых шумов.

4. Регистр MASTER REG программирует выход мультиплексора, общий спящий режим, режим установки сброса счетчиков COUNTER RESET, общий режим третьего состояния для источников тока, подключение внутреннего или внешнего источника опорного колебания.

5. Регистр IF N DIVIDER REG программирует коэффициент деления (модуль) IF-преска-лера, 6-разрядный счетчик А и 12-разрядный счетчик В тракта IF, а также переключение величины тока ЧФД IF — с минимального на максимальный и обратно.

Таблица 1. Описание функций и обозначение выводов синтезаторов ADF4252

(1)

где INT — значение целочисленного регистра Integer; F — значение дробного регистра Fractional; M — значение модуля-интерполятора.

Если в integer-N синтезаторах коэффициент деления N в цепи обратной связи целочисленный и определялся как

(2)

где RF — частота на выходе синтезатора (входная частота УСО), FpFD — частота на входе фазового детектора, то в синтезаторах Fractional-N он будет определяться как

(3)

Формула для вычисления выходной частоты fractional-N канала будет иметь вид:

FOUT = FPFD х [Int + (F/M) (4)

где FOUT — выходная частота внешнего VCO (ГУН); Fpfd — частота на входе фазового детектора, которая, в свою очередь, будет определяться из выражения:

(5)

где REFin — входная опорная частота; R — значение 4-разрядного опорного счетчика-де-

Обозначение Выполняемая функция

REFOUT Выход частоты опорного колебания

CPrf Выход схемы поддержания заряда RF-секции ЧФД. При включении обеспечивает выходной ток ±1ср для внешнего петлевого фильтра, который управляет внешним RF-ГУН

CP|F Выход схемы поддержания заряда ^-секции ЧФД. При включении обеспечивает выходной ток ±1ср для внешнего петлевого фильтра, который управляет внешним ^-ГУН

CPGND1 Аналоговая «земля» RF-секции ЧФД

CPGND2 Аналоговая «земля» ^-секции ЧФД

agnd! Аналоговая «земля» RF-секции синтезатора

agnd2 Аналоговая «земля» ^-секции синтезатора

RFINA ВЧ-вход RF-прескалера. Этот вход для малых сигналов подключается к выходу RF-ГУН

RFinB Комплементарный RF-вход. Подключается к «земле» через конденсатор 100 пФ

IFinA ВЧ-вход ^-прескалера. Этот вход для малых сигналов подключается к выходу ^-ГУН

IFinB Комплементарный ^-вход. Подключается к «земле» через конденсатор 100 пФ

Vdd3 Питание цифровых цепей RF-секции. Можно подавать +3 В ± 10%. Развязывающие конденсаторы к шине аналоговой «земли» RF необходимо размещать как можно ближе к этому выводу. Потенциалы Уго 2, У^ 3 и РУГО должны быть одинаковыми

Vdd2 Питание цепей ^-секции, цифровых и интерфейсных трактов. Можно подавать +3 В ± 10%. Развязывающие конденсаторы к шине аналоговой «земли» ^ необходимо размещать как можно ближе к этому выводу. Потенциалы Усс 1, Усс 3 и РУСС должны быть одинаковыми

Vdd1 Питание аналоговых цепей RF-секции. Можно подавать +3 В ± 10%. Развязывающие конденсаторы к шине аналоговой «земли» ^ необходимо размещать как можно ближе к этому выводу. Потенциалы Усс 2, Усс 3 и РУСС должны быть одинаковыми

REFin Вход опорной частоты. Это КМОП-вход с порогом УРРР/2 и эквивалентным сопротивлением 100 кОм. Входной сигнал может быть ТТЛ-, КМОП-уровней или синусоидальным, подаваемым через разделительный конденсатор

dgnd «Земля» цифровых цепей дробного интерполятора

CLK Вход тактовой частоты. Тактовая частота используется для тактирования последовательного ввода данных в регистры. Данные запоминаются в 24-разрядном регистре сдвига по фронту тактового импульса

DATA Последовательный вход данных. Данные загружаются СЗР вперед, с тремя МЗР в качестве контрольных. Этовысокоомный КМОП-вход

LE КМОП-вход разрешения загрузки. Высокий уровень загружает данные, хранящиеся в регистрах сдвига, в один из семи регистров-защелок, который выбирается с помощью разрядов управления (контрольных битов) С0, С1, С2

MUXOUT Выход мультиплексора позволяет вывести наружу либо сигнал контроля синхронизма, либо приведенную частоту опорного колебания, либо приведенную частоту RF-ГУН, либо приведенную частоту ^-ГУН (см. рис. 9)

DVdd Питание цифровой части дробного интерполятора. Развязывающие конденсаторы к шине цифровой «земли» необходимо размещать как можно ближе к этому выводу. Величина РУГО должна быть равна величине Урр2 и Усс3

Vp1 Питание схемы поддержания заряда RF ЧФД. Должно быть больше или равно У001

Vp2 Питание схемы поддержания заряда ^ ЧФД. Должно быть больше или равно Урр2

Компоненты и технологии, № 2'2003

-осо«ь >>>> > и

CPrfI 1 CPGNDl 2 RF||v|A 3 RF|NB 4 AgNDI 5 MUXOUT 6

eo CN I— O «S CN <N CN CN <N ■—

\

18 CPgnd2 17 DVDD 16 IFinA 15 IF||s|B 14 Agnd2 13 Rset

O^-PIN 1

INDICATOR

ADF4252

TOP VIEW (Not to Scale)

4............./

ІЧ 00 О* o «- CM

Ї Ogu<

“ ш Q Q

Рис. 3. Расположение выводов в корпусе LFCSP синтезатора ADF4252

Таблица 2. Описание способа установки тока ЧФД в двойном синтезаторе Л0Р4252

-120 -130 N \-14° "О £ -150 О ш-!60 “■ -170

Vdd ■ ЗУ Ур = 5V

"Чок 100К 1М ЮМ PHASE DETECTOR FREQUENCY - Hz Рис. 4. Уровень фазовых шумов на выходе ЧФД как функция частоты сравнения в кольце ИФАП

Обозначение

способа

установки

Аналоговая RSET и цифровая установка тока

Выполняемая функция

Подключение резистора между этим выводом и AGND устанавливает максимальный выходной ток схемы поддержания заряда ЧФД. Взаимосвязь между !Ср и RSET приведена ниже:

ІСР max =1 6875 • ^пріше^ Гфи l^f2,7^ !ср„„=0,625мА

Установка тока RF ЧФД производится битами DB10-DB9 в регистре «RF control register»; Установка тока IF ЧФД производится битами DB10-DB8 в регистре «IF control register».

6. Регистр IF R DIVIDER REG программирует коэффициент деления 15-разрядного делителя опорной частоты IF, а также режим работы удвоителя частоты опорного колебания в тракте IF.

7. Регистр IF INIT REG устанавливает величину тока и режим третьего состояния ЧФД IF, полярность фазового детектора IF, спящий режим синтезатора IF, режим перезагрузки счетчиков синтезатора IF, синхронизацию фазы RF-тракта после переключения частоты.

Фазовые шумы синтезатора частоты ADF4252

На рис. 4 показана зависимость уровня фазового шума на выходе Charge Pump RF ЧФД от частоты сравнения в кольце ИФАП. Из анализа графика следует, что в диапазоне частот сравнения от 100 кГц до 10 МГц выбор частоты сравнения непринципиален — уровень фазового шума на выходе ГУН будет постоянным.

Действительно, если мы уменьшим частоту сравнения, например, с 10 МГц до 1 МГц, то есть в 10 раз, то будем вынуждены увеличить коэффициент деления N во столько же раз для того, чтобы синтезировать сетку в выбранном выходном диапазоне.

Фазовые шумы детектора мы уменьшим на 10lg10 = 10 дБ, но на столько же увеличим коэффициент деления N. Лишь на частотах сравнения ниже 100 кГц падение уровня шума ЧФД замедляется, вследствие чего выходной шум синтезатора начинает расти.

В низкочастотном канале (IF) с ДПКД ^макс = 1,2 ГГц) интервалы управляющего тока также

устанавливаются внешним резистором Rset (рис. 3), а внутри выбранного интервала ток можно изменять программно (до 8 значений).

Дробность в RF-тракте реализована в соответствии со структурной схемой, приведенной на рис. 7. Модуль-интерполятор представляет собой накапливающий сумматор (НС) с цепью интерполяции третьего порядка. В отечественной литературе его еще называют накопительным сумматором или цифровым интегратором.

Емкость НС F можно изменять, а во входной регистр сумматора записывать число M F. За каждый такт частоты сравнения в НС происходит суммирование кода числа M с теку-

щим кодом. При переполнении НС на его выходе появляется сигнал переноса, который заставляет счетчик N увеличивать коэффициент пересчета на единицу. Последовательное соединение трех НС в дробном интерполяторе позволяет увеличить частоту переполнения и сместить спектр помех дробности в более высокочастотную область.

Компенсация помех дробности в РР-тракте

Следует сказать несколько слов о компенсации помех дробности в RF-тракте. Отметим, кстати, что в синтезаторе ADF4252 час-

0

-10

-20

еа

-о-30 ш -40 §-50

0-5-60

1-70 ° -80

-90

-100

0

-10

-20

са

-о-30 ш -40 §-50

0-

^-60

1-70 °-80

-90

-100

0

-10

-20

ей

-о-30

ш -40

§-50

й_

5-60 1-70 ° -80 -90 -100

Vdd -1СР = PFD -СНА LOO FRA RBW = 3V,VP = 5V 1,875mA FREQUENCY = 20* NNEL STEP = 200k P BANDWIDTH = 2 ^TION = 59/100 AHz Ht- \ REFE LEVE RENC L = -4, 2dBm

0kHz

= lUh \z

ii МП -10: dBc/l Iz

jjnl mf Ті*

г

-2 kHz

-1 kHz 1,7518GHz 1kHz FREQUENCY

2 kHz

Vdd - Icp" PFD _CHA LOC FRAi "RBW = 3V,VP = 5V 1,875mA -FREQUENCY = 20MHz lNNEL STEP = 200kHz _ \ REFE LEVE n RENCI L = -4, 1 I E 2dBm —

•P BAN CTION ' = lOh IDWIDTH = 20kHz] = 59/100 J

lz

90dBc/ jHz —

L №[ i. Ш -93.1 11

r Zj

-2kHz

-1kHz 1,7518GHz 1kHz FREQUENCY

2kHz

0

-10

-20

CO

■o -30 ш -40 §-50

Q_ 5-60 1-70 ° -80

-90

-100

0

-10

-20

ea

-o-ЗО ш -40 §-50

a. 5-60 1-70 ° -80

-90

-100

Vdd - Icp = PFD .CHA LOO FRAC RBW 3V, Vp = 5 V 1,875mA FREQUENCY = 20A NNEL STEP = 200k P BANDWIDTH = 2 mON =59/100 AHz Hz _ fW II REFERENCE LEVEL = -4,2dBm

0kHz

= IkK z

rtdBc lOOkh і У

z / %

\

№ i V

-400kHz

-200kHz 1,7518GHz 200kHz 400kHz FREQUENCY

і і і Oj^Q o' 3V, Vp = 5 V 1,875mA FREQUENCY = 20A NNEL STEP-200k P BANDWIDTH = 2 mON =59/100 AHz Hz \ REFE LEVE RENC L = -4, 2dBm

0kHz

= 1kHz

.2dBc lOOkh

-63 lz\ f iV

J

\

1 «“Ці

-400kHz -200kHz 1,7518GHz 200kHz 400kHz

FREQUENCY

Vdd = 3V,Vp = 5V - Icp = 1,875mA PFD FREQUENCY = 20/ .CHANNEL STEP = 200k LOOP BANDWIDTH = FRACTION = 59/100 \ REFE LEVE RENC L = -4 E 2dBm

0kHz

RBW = 101 Hz

-89.5 2d Вс/ Hz_

-2kHz

-1kHz 1,7518GHz 1kHz FREQUENCY

2kHz

-400kHz -200kHz 1,7518GHz 200kHz 400kHz

FREQUENCY

Рис. 5. Фазовые шумы синтезатора частоты ADF4252 в зоне малых (слева) и средних (справа) отстроек от несущей при различных режимах компенсации помех дробности

Компоненты и технологии, № 2'2003

MUX

LOGIC LOW IF ANALOG LOCK DETECT IF R DIVIDER OUTPUT IF N DIVIDER OUTPUT

RF ANALOG LOCK DETECT---------

IF/RF ANALOG LOCK DETECT IF DIGITAL LOCK DETECT LOGIC HIGH RF R DIVIDER OUTPUT RF N DIVIDER OUTPUT THREE STATE OUTPUT RF DIGITAL LOCK DETECT

RF/IF DIGITAL LOCK DETECT-------

LOGIC HIGH LOGIC LOW Рис. 6. Мультиплексор микросхемы ADF41252

CONTROL

DVdd

I ^-O MUXOUT

Dgnd

FROM RF . INPUT STAGE

R N DIVIDER N = INT + F RAC/MOD

Í.

THIRD ORDER FRACTIONAL INTERPOLATOR

INT MOD FRAC

REG REG VALUE

7 S 7 S 7 S

>■ TO PFD

Рис. 7. Структурная схема ДДПКД в RF-синтезаторе ADF4252

тота помех дробности в два раза ниже частоты шага сетки.

В первом варианте компенсации (верхний график на рис. 8 и нижняя пара графиков на рис. 5) производится рандомизация с нулевым средним параметров модуля-интерполятора. Положительный эффект достигается запуском псевдослучайной последовательности (ПСП) большой длины. В результате дискретные побочные спектральные составляющие (ПСС) значительно уменьшаются по амплитуде, но пьедестал спектральной линии велик.

К сожалению, в этом случае число дискретных ПСС также резко возрастает, а их частоты смещаются в низкочастотную область спектра управляющего напряжения ЧФД, то есть в область малых отстроек от несущей. В соот-

ветствии с рекомендациями Analog Devices необходимо обеспечить широкую полосу петлевого фильтра, то есть высокую частоту среза кольца ИФАП.

При втором способе компенсации помех дробности рандомизацию отключают. Для достижения максимального эффекта компенсации компания также рекомендует обеспечить широкую полосу прозрачности кольца. Фазовые шумы в этом случае немного возрастают, пьедестал существенно снижается, но увеличивается уровень дискретных ПСС. Поэтому и результаты получаются средними (средний график на рис. 8 и средняя пара графиков на рис. 5).

Наконец, при третьем способе компенсации помех дробности (нижний график на рис.

-120

1.43 1.435

1.44 1.445 1.45

FREQUENCY-Ghz

1.455 1.46

Рис. 8. Зависимость уровня фазовых шумов синтезатора частоты ADF4252 от способов компенсации помех дробности

WCO

IFout

16

—®—<Ь—©—

Vp

6,3V

+11^ С 7 22MF

ЧИ

С8

lOpF

6,3V

WCO

R49n

OR M 6,3V

Ul

ADF4252BCP

;r

R 45 OR

R46

OR

REFin J 5 T13 T C13 C14

(°) 1 nF II • InF II

R47| ”. siijj II

-C46

22pF

-I-C45

]j0pF

O/P

GND

C32

33i

IF-

Y2¿ 10MHz ■

REFout

J8

■ C31 33pF

Г

4=\~ R38 OR

Рис. 9. Типовая схема включения синтезатора частоты ADF4252

C23_L С24_ lOnF^lOOnF"

" R191 270R Ц

С 44 -

lOOpF R27 Ц* R28

10kП

ЮкП

R29

ЮкП

tu

Компоненты и технологии, № 2'2003 Компоненты

8 и верхняя пара графиков на рис. 5) ЧФД пе- хронизация накапливающего сумматора реводят в оптимальный режим. В этом случае и счетчика N при установке нового значения

фазовые шумы минимальны, но максимален N и завершении переходного процесса

уровень дискретных ПСС. Обратите внима- в кольце.

ние, что графики на рис. 5 приведены для по- Компания Analog Devices имеет на своем

стоянной полосы прозрачности замкнутого сайте страничку www.analog.com/pll и осу-кольца. Для дополнительного уменьшения ществляет техническую поддержку как через

уровня дискретных ПСС необходимо скор- e-mail, так и в режиме он-лайн.

ректировать амплитудно-частотную характеристику — максимально сузить кольцо ИФАП.

Типовая схема включения синтезатора ADF4252 приведена на рис. 9. M. Curtin, P. O Bien. PLL for HF receivers and

Заметим также, что в режиме ресинхрони- Transmitters. Рart 1, 2, 3. Analog Dialog. 1999.

зации (RF Phase Resync) производится син- Volume 33.

Литература