CC BY
24
Q »0 О.............Ю
Подсеть 5 2
Рисунок 4 - Е-сетъ с расширением 5'
ВЫВОДЫ
В статье сформулирована и обоснована постановка задачи синтеза динамических структур взаимосвязанных задач с использованием иерархии сетей. Рассмотрены особенности управления пространством состояний и структурой модифицированных предикатных и £-сетей в условиях иерархии взаимодействующих задач. Впервые введены и обоснованы интерпретированные метапозиции и интерпретированные метапереходы иерархической сти, что позволяет реализовать иерархию сетей и моделей на их основе и повысить их эффективность.
Определены условия маркирования метапозиций и выполнения метапереходов в условиях иерархии сетей, управления структурой сетей на основе модификации функции инцидентности. Это позволяет реализовать алгоритмы управления пространством состояний и структурой модели в практических приложениях с целью минимизации ресурсов и решения прикладных задач.
Полученные результаты могут быть распространены и на некоторую иерархию сетей подчиненных сетей с учетом их особенностей и необходимости генерации метапозиций и метапереходов. Практическая значимость полученных научных результатов состоит в следующем:
- -ф--------и--------- --------------ии — ------и-----------
использованию иерархии сетей в задачах моделирования и управления ресурсами процессов обработки данных;
- научные положения работы могут быть использованы в системах принятия решений, функционирующих в условиях неопределенности;
- разработанный подход позволяет снизить вычислительные ресурсы информационных систем за счет рационального подключения подчиненных задач, определения устойчивых связей и исключения из рассмотрения нерациональных и неудовлетворительных решений.
ПЕРЕЧЕНЬ ССЫЛОК
1. Уотермэн Д. Руководство по экспертным системам: Пер. с англ. - М.: Мир, 1989. - 388 с.
2. Дмитриев А.К., Мальцев П.А. Основы теории построения и контроля сложных систем. - Д.: Энергоатомиздат. Ле-нингр. отд - ние, 1988. - 192 с.
3. Rokyta P., Fengler W., Hummel Т. Electronic system design automation using high level Petri nets // Workshop for Hardware Design and Petri Nets, Lisboa, June 22 - 26, 1998. - 1998. - P. 129 - 138.
4. Слепцов А.И. Автоматизация проектирования управляющих систем гибких автоматизированных производств / Под ред. Б.Н. Малиновского. - К.: Техжка, 1986. - 110 с.
5. Управление ГПС: модели и алгоритмы / Под общ. ред. С.В. Емельянова. - М.: Машиностроение, 1987. - 368 с.
6. Мурата Т. Сети Петри: Свойства, анализ, приложения // ТИИЭР, 1989. - 77. - № 4. - С. 41 - 85.
Надшшла 26.03.04
У cmammi розглядаються особливосгт керування iepap-xieio взаемозалежних задач на ocuoei модифтованих предикатных мереж i Е-мереж у реальному масштаб1 часу. Ви-значено умови мартрування метапозицш i виконання мета-nepexodie в умовах iepapxii взаемозалежних мереж. Розроб-лено технологт керування мереж i3 змтною структурою на ocwei модифтацп функци тщдентност1.
The paper deals with the problem of control of information resources by means of software agent technology. Taking dynamic properties of the controled objects into account, an approach to the construction of behaviour model based on modified Petri nets. The offered models can be used for development the systems for administration of information resources in the allocated computing systems. The given example illustrates the offered approach.
УДК 519.713:681.326
И.В. Хаханова, И.А. Побеженко, A.B. Киященко, А.Н. Парфентий
ДЕДУКТИВНАЯ ТЕХНОЛОГИЯ МОДЕЛИРОВАНИЯ ДЕФЕКТОВ ЦИФРОВЫХ УСТРОЙСТВ
Предлагается быстродействующий дедуктивно-параллельный метод обратного моделирования неисправностей, использующий процедуру суперпозиции решений, ориентированный на обработку цифровых проектов большой размерности вентильного и регистрового уровней описания. Представляются структуры данных и алгоритмы для реализации метода в составе автоматической системы генерации тестов.
1 ВВЕДЕНИЕ
Актуальность работы определяется необходимостью значительного повышения быстродействия средств моделирования и генерации тестов для структурно- и функционально-сложных цифровых систем, имплемен-тированных в кристаллы программируемой логики. Су-
шествующие автоматические системы тестирования известных фирм: Cadence, Mentor Graphics, Synopsys, Logic Vision способны обрабатывать устройства на кристаллах размерностью порядка 100 тыс. вентилей за несколько часов (временные затраты относятся к рабочим станциям с частотой и оперативной памятью в 0,5 ГГц и 0,5 Гбайт соответственно). Тем не менее, данные средства синтеза тестов и моделирования неисправностей могут быть неприемлемыми по времени обработки чипов, насчитывающих несколько миллионов вентилей. Поэтому рынку электронных технологий необходимы новые подходы, позволяющие на порядок повысить быстродействие анализа цифровых устройств на стадии их проектирования в целях построения тестов проверки неисправностей. Один из них, решающий проблему создания быстродействующего метода моделирования одиночных константных дефектов для оценки качества тестов проверки неисправностей проектируемых цифровых изделий на основе программируемой логики, предлагается в данной работе.
Объект тестирования - цифровая система, имплемен-тируемая в кристаллы программируемой логики, спецификация которой представлена на языке VHDL.
Цель исследования - разработка быстродействующего метода моделирования одиночных константных неисправностей для оценки качества синтезируемых тестов цифровых систем, имплементируемых в ПЛИС, содержащих миллионы вентилей.
Задачи исследования: 1. Создание обобщенной модели дедуктивно-параллельного анализа цифровой схемы. 2. Разработка внутренней модели и структур данных для анализа цифрового устройства. 3. Разработка алгоритмов структурно-функционального анализа цифровых систем в целях поиска множества сходящихся разветвлений (CP) и определения схемных древовидных структур (ДС). 4. Разработка метода моделирования неисправностей, основанного на раздельной обработке CP и ДС. 5. Алгоритмическая реализация моделирования на основе реконфигурирования модели устройства в процессе анализа неисправностей и применения процедур обратного прослеживания в целях существенного уменьшения времени оценки качества тестов.
Основу ОДП-метода (Backtraced Deductive-Parallel) -обратное дедуктивно-параллельное моделирование неисправностей - составляют: методы повышения быстродействия анализа неисправностей [1-3], дедуктивная модель транспортирования неисправностей [4,5], параллельный метод обработки списков дефектов функционального элемента [4,6] и алгоритм обратного прослеживания примитивов [7] при обработке цифрового устройства.
2 ОБОБЩЕННАЯ МОДЕЛЬ ДЕДУКТИВНО-ПАРАЛЛЕЛЬНОГО АНАЛИЗА НЕИСПРАВНОСТЕЙ
Модель дедуктивно-параллельного синхронного анализа неисправностей дискретного объекта позволяет за одну итерацию обработки схемы вычислять все дефекты, проверяемые на двоичном тест-векторе. Такая модель
основана на решении следующего уравнения [3,4]
L = T®F , (1)
где ^ = ..^„)(г=т+1,и) - совокупность
функций исправного поведения устройства; т - число его входов; = Х1},...,Х1п ) - Щ -входовой г-й
элемент схемы, реализующий 7*1; для определения состояния линии (выхода) У,- на тест-векторе Т{, где Хц
/-Й вход г-го элемента; тест Т = {Тх ,Т2,...,Т, ,...,Тк) -упорядоченная совокупность двоичных векторов, доопределенная в процессе исправного моделирования на множестве входных, внутренних и выходных линий, объединенная в матрицу
T = [Tt¡]
In
Tti,Tt2,—,Ttí,...,Tm
Tki>Tk2,...,Tki,...,T,
kn
(2)
невходная координата которой определяется моделированием функции Та = У1 = ,...,Х^,...,) на тест-
векторе Т, ; Ь = {1л,Ь2^...,Ь,,...,Ьк) - множество дедуктивных схем или моделей, определяемых выражением (1), где I, = {Ьа,Ь12,....,£,,„);
Lti=T¡®Fi
(3)
- дедуктивная функция (ДФ) параллельного моделирования неисправностей на тест-векторе Т(, соответствующая исправному элементу , которая дает возможность вычислять список входных неисправностей, транспортируемых на выход элемента F(■ [8].
Понятие синхронности введенной модели (1) определяется условием: дг = - г» т » т, > когда интервал времени между сменой входных наборов (г — ? -),
подаваемых на схему, намного больше максимальной задержки схемы X и элемента Т(. Это позволяет исключить время как несущественный параметр [8], что используется в технологиях моделирования и синтеза тестов.
В общем случае, когда функция устройства представлена таблицей истинности, применение формулы (1) позволяет получить для заданного тест-вектора Т{ таблицу транспортирования неисправностей, по которой можно записать ДФ моделирования дефектов. Примеры получения таких функций представлены в следующем виде (первое слагаемое - тест-вектор, второе и результат
- таблицы истинности и транспортирования дефектов)
Здесь дедуктивные функции записаны в виде
дизъюнктивной нормальной формы по конституентам единицы таблиц транспортирования дефектов.
Х1 Х2
0 1 0
©
х2 Г, и
0 0 0 0 1 0
0 1 0 = 0 0 0
1 0 1 1 1 1
1 1 1 1 0 1
=ХхХ2 УХ,Х2;
Х2 У2
1 1 1
®
^2 X! х2 ¿2
0 0 0 1 1 1
0 1 0 = 1 0 1
1 0 0 0 1 1
1 1 1 0 0 0
форма задания списка одиночных константных неисправностей, где ее координаты первоначально инициируются в соответствии с выражением
О <— (г ^ _/'); 1«-(1 = Д
(5)
¿2 =
С учетом разбиения теста на составляющие векторы уравнение (1) получения ДФ для Т, е Т принимает следующий вид: = Т, © Р. Если функциональное описание цифрового устройства представлено компонентами (примитивами), формирующими состояния всех линий схемы, то в качестве формулы преобразования исправной модели примитива на тест-векторе Т( в дедуктивную функцию £,. выступает выражение
= г, ® ^ = М(ХП ®тлихп ®та),...
(4)
которое является основой дедуктивного анализа цифровых проектов [3, 6].
В целях описания алгоритма анализа дефектов на основе выражения (4) вводятся следующие определения. Определение 1. Вектор проверяемых на тест-векторе
Т! е Т нулевых (единичных) дефектов 5° = (51°,...,5г0,...,
...,5°) (51 =(511,...,5,1,...,5^)) есть упорядоченное в соответствии с нумерацией линий схемы множество одиночных константных неисправностей, где единичное
значение координаты вектора 5,° = 1; (5,1 = 1) свидетельствует о проверке дефекта =0(=1) линии с номером г на текущем входном наборе Г( е Т и непроверке этой неисправности в противном случае, когда
5(° = 0; (Б} = 0).
Определение 2. Вектор проверенных на тесте Т
нулевых (единичных) дефектов О0 = (О® (Б1 = (£>5 ,...,01п)) есть упорядоченное в соответствии с нумерацией линий схемы множество одиночных константных неисправностей, где единичное значение
координаты вектора = 1; (О,1 = 1) свидетельствует о проверке дефекта = 0(= 1) линии с номером г на хотя бы одном наборе Г,еГи непроверке этой неисправности в противном случае, когда =0; (О,1 =0) ■
Определение 3. Матрица проверяемых на тест-векторе Т,еТ дефектов М = [М^] , размерностью пхп, есть
В процессе моделирования тест-вектора нулевые координаты матрицы могут доопределяться единицами что соответствует проверке неисправностей, инверсных состояниям координат тест-вектора Г. е Т\ ■
Определение 4. Линия называется невходной х> если она является выходной Г или внутренней т.е. не относится к внешним входам X схемы. Невходная линия является выходной У, если она соединена с выходным контактом схемы.
С учетом введенных определений практическая реализация выражения (4) оформляется в следующий алгоритм дедуктивно-параллельного анализа дефектов.
1. Определение начального значения индекса обрабатываемого тест-вектора 1=0.
Инициализация векторов проверенных дефектов
=0; £>/ = 0).
2. Определение номера очередного входного набора для Гг€Г- Если входных наборов нет (£ > к) -
конец моделирования.
3. Исправное моделирование всех примитивов
^■(г = 1, л) схемы на входном наборе Г( в целях
доопределения невходных координат вектора Г^е Г(
7? = /(7^ Л-
(6)
Идентичность вектора исправного моделирования линий в двух соседних итерациях 7^ = 7^ является условием перехода к следующему пункту.
Примечание. Для моделирования последовательно-стных схем и организации событийности используется анализ пары соседних векторов (Т( _ |, Т{) . Примитив
■РД/ = 1, п) моделируется, если на линиях выполняется
условие ¡(Р^ * 7^(7^)] - наличие изменений на входах рассматриваемого элемента.
4. Инициализация матрицы проверяемых на тест-векторе дефектов М =[Ми] в соответствии с выражением
\fiiSf =0; 5,1 =0). (5). Инициализация векторов проверяемых дефектов У/^Р = 0; ) Реконфигурирование
всех примитивов РД/ = 1 ,п) на основе применения формулы (4) для текущего вектора исправного состояния т е Т в целях получения дедуктивной схемы
1г<- \/1{Ь{
5. Параллельное моделирование неисправностей с помощью полученных дедуктивных функций £(г- е
путем выполнения регистровых операции над строками матрицы проверяемых дефектов М в целях доопределения координат, соответствующих невходным линиям схемы.
6. Формирование векторов проверяемых дефектов путем применения формул
М,) л Т.; 51 = ( V МЛлТ, (7)
УйеУ \ZieY
ко всем строкам матрицы, соответствующим выходным наблюдаемым линиям схемы.
7. При идентичности списков неисправностей в двух
соседних итерациях (5° V Б1)"* = (5° у^1) (г -индекс итерации) определяется качество тест-вектора Т, е Т по формуле
2n tr
(8)
и осуществляется переход к следующему пункту, иначе, если наблюдается исчезновение проверяемых неисправностей в итерации г по сравнению с г-1: V =
= 1 )Г 1 & V = О/] , выполняется исключение таких дефектов из процесса моделирования по правилу
(57 = 5,1 = 0) V Б) = 1)г~' & (5, V 5, = 0)г ].. (9)
Переход к п. 5.
8. Формирование векторов проверенных дефектов в соответствии с выражением
D°=D°vS°, Dl = Dlv S1 и вычисление качества теста по формуле
(—1
(10)
(11)
у(х1х2){[(Х1 Ф1)л (Х2 ©0)]Ф0} V
у(х1*2){[(х1Ф1)л(х2е1)]е1} =
= {х\хг){Хх лХ2)ч(х1Х2)(Х1 лХг)у у^хгХ^ ЛХ2)У(Л112Р1 V Х2);
ЦТ = (00,01,10,11),= (*! V Х2)] =
= Ц(х\Х2 v Х\Х2 v Х1Х2 v Х}Х2) а
а[(Х1ФГ(1уХ2Ф7;2)ФГ(з)]} = = (XIх2){[(*! Ф0) V (Х2 Ф0)]Ф 0} V
V (Х1Х2){[(X, Ф0) V (Х2 Ф1)]Ф1} V у(Х1Х2){[(Х1Ф1)У(Х2Ф0)]Ф1}У
V (лг1лг2){[СХг Ф1) V (Х2 е 1)]Ф1} =
= (х\хг)(Хх V Х2)Ч(Х1Х2){ХХ аХ2)у
v {хххг){Хх а X г) v (дг1д:2)(Х1 а Х2).
Здесь Т( = (Т(р Т(2, Т13),(? = 1,4) - тест-вектор, имеющий 3 координаты, где последняя определяет состояние выхода двухвходового элемента И (ИЛИ). В
следующем преобразовании Т( = (Т(р Т^),^ = 1,2) -тест-вектор, имеющий 2 координаты, где последняя - состояние выхода инвертора
ДГ = (0,1),^ = Х1] =
Переход к п. 2.
Предложенная алгоритмическая реализация ориентирована как на табличное описание примитивов произвольной сложности ИТЬ-уровня, так и на вентильное представление цифровых систем. Быстродействие алгоритма практически инвариантно компилятивным и интерпретативным моделям цифровых устройств, однако чисто интерпретативная реализация является олее технологичной с позиции программирования.
Пример 1. Получить дедуктивные функции параллельного моделирования неисправностей на исчерпывающем тесте для базиса логических элементов И, ИЛИ, НЕ. Ис ользуя выражение (4), выполним еле. ,ую ,ие очевидные преобразования
ЦТ = (00,01,10,11),/^ = (X; А Х2)] =
= Ь{{Х\Х2 V х\х2 V XI Х2 V ххх2) А а[(Х1ФГг1АХ2ФТ(2)ФГ;3)]} = = (х1Х2){[(Х1Ф0)А(Х2Ф0)]Ф0}У уй1Х2){[(Х1Ф0)л(Х2Ф1)]Ф0}у
= ^(Х1УЛ1ЖХ1ФГГ1)Ф7;2]} = = XI [(х7®0) ф 1] V X, [(Х| © 1) Ф 0] = = ^1X1 ух, XI = х\Х1ч х^!-
Последнее выражение иллюстрирует инвариантность инверсии ко входному набору для транспортирования дефектов. Она трансформируется в повторитель. Поэтому данная функция не фигурирует на выходах дедуктивных элементов. Совместная аппаратурная реализация ДФ для оставшихся двухвходовых элементов И, ИЛИ на исчерпывающем тесте представлена универсальным функциональным примитивом (рис.1), который может служить примером дедуктивно-параллельного анализа неисправностей.
XI
Х2
00
Dl
-=о
-О' ЩУ
Рисунок 1 - Симулятор неисправностей
В симуляторе представлены булевы (xl,x2) и регистровые (XI,Х2) для кодирования неисправностей входы, переменная выбора типа исправной функции (AND, OR), выходная регистровая переменная У. Состояния
двоичных входов х1, х2 и переменная выбора элемента определяют одну из четырех дедуктивных функций для получения вектора У проверяемых неисправностей. Для иллюстрации параллельного моделирования входных 4-разрядных векторов неисправностей в целях получения на выходе У множества проверяемых дефектов для логических элементов 2И, 2ИЛИ используется следующая таблица
And/ Or х1х2 Xi X2 Y
0 00 Olli 1011 0011
1 00 Olli 1011 1111
0 11 0101 0110 Olli
1 11 1101 Olli 0101
Xa
xa
T^FrdfXi)
X¡ =Tt(X?)
F
Xi
F¡ X,
xi
F.
Yj
Рисунок 2 - Структурная модель анализа элемента
Применение такого симулятора дает возможность трансформировать вентильную модель F исправного поведения схемы в дедуктивную L, которая инвариантна в смысле универсальности тестовым наборам и не предполагает в процессе моделирования использовать модель F. Поэтому симулятор, как аппаратурная модель ДФ, ориентирован на создание встроенных средств дедуктивно-параллельного моделирования, повышающих быстродействие анализа в 10 - 1000 раз по сравнению с программной реализацией. Но при этом соотношение объемов вентильных (после синтеза) моделей исправного моделирования и анализа неисправностей составляет 1:10. Подход аппаратурного анализа неисправностей направлен на расширение функциональных возможностей встроенных средств исправного моделирования (HES™ - Hardware Embedded Simulator) фирмы Aldec [9].
3 ВНУТРЕННЯЯ МОДЕЛЬ АНАЛИЗА
ЦИФРОВОГО УСТРОЙСТВА
В соответствии с п.З алгоритма дедуктивно-параллельного анализа необходимо иметь внутреннюю модель исправного поведения схемы в виде соответствующих структур данных, размещаемых в оперативной памяти и ориентированных на обработку элемента цифрового устройства (рис.2).
Прежде всего речь идет о процедуре определения состояния координаты тест-вектора Tti е Т
Г, =^.(Х,,,..., X,Х,^) (12)
соответствующей выходу У,- логического элемента его
Fi (Ff - двоичный код или идентификатор) по его входным значениям, представленным вектором X, =(Ха,..., при условии, что Fj есть таблица истинности совокупности булевых функций для описания элементов схемы, входной набор для которой формируется
конкатенацией слов (F/ * X,). С учетом данного факта выражение (12) трансформируется к виду
Tti=FT{F[Xi). (13)
Иначе, чтобы определить состояние координаты Та е Г , необходимо сформировать двоичный вектор значений входных переменных X¡ = Т[(Х");Х^ = Т1(Х?) элемента используя их адреса X" = (X,",...,
,...,ХЦ ,...,Х"п ) для извлечения состояний из вектора Т( (см. рис.2). Затем следует выполнить конкатенацию полученного вектора X,- с двоичным кодом типа функции
в целях получения входного слова (.^СХ,) для обобщенной таблицы истин-ности где в столбце У;, соответствующем значению функции находится состояние координаты Ти е Т ■
Модель дедуктивно-параллельного анализа неисправностей, кроме структуры, участвующей в исправном моделировании, содержит два дополнительных модуля Ми/,, как показано на рис. 3.
Аналитическое выражение для вычисления векторов проверяемых неисправностей, объединенных в матрицу М, с помощью набора дедуктивных функций Ь, полученных из Р по (4), имеет вид
М,-=ЦР/сХг,М/г). (14)
Здесь моделируется подмножество векторов неисправностей =М(Х,а) = {М(Х,■]),...,Л/(Х,р,...,М(Х°)},
соответствующих адресам входных переменных X," Е X" ¿-го элемента на дедуктивной функции XЬ,
идентифицируемой конкатенируемым адресом (/^Х,) и реализуемой компилятивно для параллельного выполнения регистровых операций над векторами из М * ■ Таким образом, для определения состояния выходного вектора неисправностей Мг необходимо найти адрес дедуктивной функции /-,, используя полученную для исправного моделирования конкатенацию двоичных слов Входные переменные для элемента 1.г являются регистровыми, теоретическая размерность которых равна числу линий в цифровом устройстве. Далее осуществляется последовательное выполнение (п-1) регистровых
операций над входными векторами М* • Результат в виде строки М, заносится в матрицу М. Входная пере-
менная Х,у может иметь знак инверсии. Тогда перед выполнением бинарной операции осуществляется инверсия содержимого регистровой переменной
м(хи) = щх5) ■
Х£
Tti = Pr(F<:Xi)
lt
г*>| М
|Mi=L(£Xi,Mp
-HXi =Tt(xf)
? Xi
Mf =M(Xf)
I Fi х1х2 Yi Lti I Fi х1х2 Yi Lti
00 00 0 00 10 00 1 00
00 01 0 01 10 01 1 01
00 10 0 10 10 10 1 10
00 11 1 и 10 11 0 и
v 01 00 0 11 v 11 00 1 11
01 01 1 10 11 01 0 10
01 10 1 01 11 10 0 01
01 11 1 00 11 11 0 00
10 —» X, л X2', 11-^Xj vX2.
Вычислительная сложность обработки цифровой схемы, состоящей из п двухвходовых вентилей, определяется выражением
(2 = [(2К + А) + А + (2т;)/УУ] = = [2{К + А) + <2т)№]У.п,
где К - время, затрачиваемое на конкатенацию битов для
получения адреса состояния выхода примитива; А - время выборки содержимого ячейки (бита) по его адресу; Т - время выполнения регистровой операции (AND, OR, NOT); W - разрядность регистра.
Если учесть, что первое слагаемое 2(К+А) является несравненно малым по сравнению со вторым, то вычислительная сложность обработки цифрового устройства пропорциональна квадрату числа вентилей
Q = {2n2x)/W.
(15)
4 ДЕДУКТИВНЫМ МЕТОД СТРУКТУРНОГО АНАЛИЗА
Рассмотрим некоторую текущую вершину Vj е V в
ориентированном графе в линий схемы. По отношению к смежным вершинам-предшественникам, которые явля-
прообразами
ются
f~4Vj),
упомянутая вершина
Рисунок 3 - Модель дедуктивно-параллельного анализа
В качестве примера рассмотрим обобщенную таблицу истинности для определения состояния исправного поведения и выбора двоичного адреса дедуктивного функционального элемента анализа неисправностей
Vj 6 V является образом (рис.4), где / 1(...) - оператор взятия прообраза.
f*(Vj) = f-1(f"1(Vj))uVj
Здесь столбец - код исправной функции, I - условное обозначение, (х1,х2) - двоичные входные наборы таблицы истинности каждой из четырех функций, Уг -столбец состояния выхода исправной функции, /_/г - код адреса одной из четырех компилятивных дедуктивных функций, определенных в соответствии с (3)
00 —> X; л Х2; 01-> X, А х7;
Рисунок 4 - Смежность как соответствие прообразов образу
Для иллюстрации возможности применения дедуктивного метода к структурному анализу выполним преобразование графа в ИЛИ-модель по правилам: 1) вершины, содержащие только исходящие дуги, становятся внешними входами схемы; 2) остальные вершины представлены ИЛИ-элементами, а точнее их выходами; 3) дуги графа соответствуют функциональным связям между смежными вершинами.
Таким образом, вершина графа преобразуется в линию ИЛИ-структуры, где число входов в каждом элементе равно количеству смежных вершин-предшест-вен-ников. Например, граф, имеющий 9 вершин (рис.5), преобразуется в схему из 6 элементов с тремя внешними входами.
ffffl
Рисунок 5 - Граф со сходящимися разветвлениями
L
Определение 5. Каждая вершина бесконтурного графа имеет единственное объединение ее образа и суперпозиции прообразов
/( 9 = /"' (Г1 (• • • (Г1 (ур) ) ) и V; ,
(16)
которое называется экстраобразом. Иначе, экстраобраз есть множество всех предшественников для Уу, включая и вершину Уу.
Утверждение 1. Все вершины (линии), входящие в контур, имеют одинаковые экстраобразы.
Это является следствием таких фактов: 1) все линии, принадлежащие контуру, достижимы по отношению друг к другу; 2) каждая линия, входящая в контур, имеет в качестве предшественника любую вершину, от которой существует путь к одной из контурных линий. Отсюда следует, что все вершины У, принад-
лежащие контуру, имеют одинаковые экстраобразы [10].
Сходящемуся разветвлению могут предшествовать линии, которые не являются таковыми, но проявляются на вершине-схождении как СР. Пример таких линий есть вершины, составляющие путь без ветвлений, заканчивающийся на линии СР.
Утверждение 2. Для того чтобы устранить всех предшественников сходящегося разветвления, входящих в множество V3 кандидатов в СР для вершины Уу, но не являющихся СР, необходимо и достаточно вычесть из множества V3 объединение пересечений всех пар сочетаний С\ экстраобразов для непосред-] ]
ственных предшественников вершины Уу, где Иу - число предшественников.
Процедура дедуктивного анализа. Если граф - ориентированный, без контуров глобальных обратных связей, то стратегия поиска сходящихся разветвлений сводится к одноразовому проходу всех его вершин на основе процедуры дедуктивной обработки Уу€ У, включающей операции
1) 0 = и
С?
Р = ' Я
г + 1, Лу
п
2) 0 = У*\и
д = » + 1, да •
мф п
/= \,тГ\
(17)
3) 0 =
кЬттЧУр)^
■г= 1
У
где /*(/]■ Ч^у)) " экстраобразы прообразов ' ( V.) , число которых для вершины Уу равно п}.
Первое уравнение предназначено для определения сходящихся разветвлений путем выполнения операции объединения пересечений всех пар экстраобразов для
прообразов анализируемой вершины, число которых
•у
равно количеству сочетаний - Сп ; второе - для исключения из списка СР вершин, не являющихся таковыми в соответствии с утверждением 2. Здесь /*( - экстраобраз вершины, включенной в список кандидатов в СР при анализе У^ е У, число которых равно ту. Третье уравнение предназначено для формирования экстраобраза обрабатываемой вершины Vj 6 У.
Пример 2. Для графа (см. рис. 5) последовательная обработка всех вершин по правилам (17) представлена результатами вычислений
К1 = 0; ^ = {1}; V2 = 0; У2 = {2};
У3
0; V, = {3};
У = у2)' УА = {1.2,4};
У5 = (Ущ к2)и(кт п У3) = 0;
У5 = {1,2,3,5};
^ = (У2П Уз) = 0~> У6 = {2,3,6};
У7 = (У4П Уз) = {1.2};
У7 = {1, 2, 3, 4, 5, 7}\{ 1, 2} = {3,4,5,7};
У8 = (УаП Уб) = {2};
У8 = {1, 2, 3, 4, 6, 8}\{2} = {1,3,4,6,8}; у9 = 0; у9 = {2,3,6,9}.
Объединение всех подмножеств
у^С
и
}= 1
У1
КС
дает полное множество сходящихся развтвлений V' графа цифровой структуры. Для данного примера
уяс=ух иу2иУ3иУ4иУ5иУвиУ7У8иУ9= =0и0и0и0и0и0и{1,2}и{2}и0={1,:
Учитывая тот факт, что линии, уже определенные как сходящиеся разветвления, являются избыточными для дальнейшего анализа структуры, их можно исключать из списков при обработке каждой вершины. Однако множество СР, определяемое в процесе обработки, необходимо накапливать в составе отдельного подмножества Укс. С учетом сказанного возникает необходимость модифицикации системы уравнений (17). В этом случае формулы процедуры дедуктивного анализа вершин графа цифровой схемы принимают вид
1) 0
и
! + \,П:
/*(/;Ч 9)
п
2) Vi =
U
/*(ф п Г(У{)
i = \,mj-\
(18) 2) V> =Vf л-
3) =
U
V:
4) V>
Kjf*ifj\v,))\jvj
■i= 1
\VRC
V
|K..|| _ ; F.. =
1 '■%./= 1,«)
1 i = 1 «-i*/\
1) J/7 =
' + 1.
f*tfpX{Vj)) A r(f-q4Vj))
2) 0 =V> а ■
i = l,n,.- 1
= <
^ = i + 1, rtlj fiVip) А
i = 1, Шу - 1
; (19)
3) Vi =
v r((fi\Vj))vVj) i = l
л F"
1) Vi = v
P = '
q = i + 1, иу.
ПГрЧУ^) A rifgHVß) i = \,tlj-\
f*{VJp)
p = '
= i" + 1, my А
/Чф
1
(20)
3) v*c = Vяc
v Jtf;
4)
Отличие процедуры (18) от (17) заключается в накоплении множества СР и его вычитании из списков предшественников для каждой вершины. Выражение (18) следует использовать для уменьшения мощности прообразов обрабатываемой вершины, которое будет тем существенней, чем выше коэффициенты разветвления у линий предшественников, уже отнесенных к списку
уИС
5 МЕТОД ПАРАЛЛЕЛЬНОГО ДЕДУКТИВНОГО МОДЕЛИРОВАНИЯ ГРАФОВЫХ СТРУКТУР
В качестве идентификатора Уу выступает уже вектор Vj е V, имеющий в /-й позиции значение 1. Тогда совокупность векторов, обозначающих все множество вершин в графе, представлена единичной матрицей
v (f*(fjX(Vj)) v Vj)) i= 1
y-RC
Учитывая изоморфизм булевой алгебры и алгебры множеств, выполним преобразование выражения (17) в формулы алгебры логики
Преимущества использования формул (19) и (20) в программном препроцессоре моделирования заключаются в параллельности выполнения операций над вершинами графа, что позволяет в десятки и сотни раз повысить быстродействие процедуры анализа для вершин, имеющих большое число предшественников, за счет увеличения памяти, необходимой для хранения матрицы идентификаторов вершин, и исключения операций над элементами множества. При этом время, затрачиваемое на поиск СР при работе препроцессора, практически не отличается от времени моделирования дефектов на входном наборе дедуктивным или параллельным методом.
Пример 3. Покажем применение формул (20) для нахождения множества сходящихся разветвлений графа (см. рис.5).
1. Первоначальное задание матрицы У0
У°1 23456789 1100000000 2010000000 3001000000 4000100000 5000010000 6000001000 7000000100 8000000010 9000000001
и иницализация вектора сходящихся разветвлений
уЯС _ 123456789 ~000000000'
2. Последовательная обработка вершин, заданных строками матрицы, в соответствии со структурой графа формирует результирующую матрицу У1
где операции конъюнкции и дизъюнкции выполняются над соответствующими векторами матрицы V.
Аналогичные преобразования над (18) дают результат
1 2
3
4
5
6 7
123456789 100000000 010000000 001000000 1 1 0 1 0 0 0 0 0. 1110 10 0 0 0 0 110 0 10 0 0 0 0 1110 10 0 8 10 110 10 10 9 0 110 0 10 0 1
3. Накопление СР в процессе обработки вершин приводит к окончательному результату в виде вектора 1/КС
у*С =
1 23456789 1 1 0 0 0 0 0 0 0 :
р
q = г + I, т:
С
где значение 1 свидетельствует о принадлежности линии к подмножеству сходящихся разветвлений.
6 СТРУКТУРНЫЙ АНАЛИЗ ЦИФРОВЫХ
ПОСЛЕДОВАТЕЛЬНОСТНЫХ СХЕМ
Особенность структурного анализа последовательно-стных схем связана с получением идентичных списков экстраобразов для каждой вершины, входящей в контур, здесь и далее, локальной (формирующей элемент памяти) обратной связи. На примере схемы триггера (рис.6.), имеющего три обратные связи, рассмотрим процедуру идентификации СР.
ВЗ
сн
03
52 г
02
О о-
сн
Рисунок 7 - Граф триггерной структуры: 1-С, 2-В, 3-Б2, 4-03, 5-£З, 6-02, 7-^2, 8-0, 9-О,
Определение 6. Линия, принадлежащая контуру обратной связи, является СР, если она имеет более одной исходящей дуги, а также схождение на линии, не принадлежащей данному контуру.
Для структуры, представленной на рис.8, сходящимися разветвлениями являются линии (3,4), входящие в
контур и имеющие схождение на линиях 5 и 6, не принадлежащих к контуру, образованному линиями 3 и 4.
Что касается ранее рассмотренного графа (см. рис.7), то здесь в качестве СР выступают вершины С, ()3} Q2, которые удовлетворяют требованиям определения 6.
Если в схеме присутствуют глобальные обратные связи, то перед выполнением процедуры поиска СР необходимо сделать их псевдоразрыв, например по алгоритму, приведенному в [8], а затем применить описанные выше модели идентификации СР.
02
Рисунок 6 - Пример триггерной структуры
Графовая модель триггерной структуры, представленная на рис. 7, содержит 9 линий, среди которых - 3 сходящихся разветвления (С, <23, ()2) иб линий, охваченных обратными связями ((33,()3,(22,()2,(2 ,(3).
В соответствии с утверждением 1 критерий поиска СР по наличию одинаковых экстраобразов для более, чем одной вершины графа на фоне линий, охваченных контурами обратных связей, здесь не работает.
Проблема заключается в том, что контурные линии могут быть сходящимися разветвлениями. Следующее определение дает возможность идентифицировать СР для цифровых схем с контурами.
Рисунок 8 - Граф с контурами
7 ОДП-МЕТОД МОДЕЛИРОВАНИЯ
НЕИСПРАВНОСТЕЙ
Предложенная интерпретативно-компилятивная модель дедуктивно-параллельного анализа неисправностей и исправного поведения является базовой для ОДП-метода и гарантирует нахождение решения в виде множества всех дефектов, проверяемых на тест-векторе за время, пропорциональное квадрату числа линий с. Для снижения вычислительной сложности решения данной задачи предлагается стратегия моделирования входного набора, представленная на рис.9.
1 Исправное моделирование тест-вектора
2 Моделирование дефектов сходящихся разветвлений
1
3 Преобразование модели схемы на тест-векторе
4 Моделирование примитивов древовидных подграфов
5 Суперпозиция неисправностей древовидных подграфов
Рисунок 9 - Стратегия ОДП-метода моделирования
Основная идея повышения быстродействия моделирования неисправностей связана с преобразованием СР в псевдовыходы в целях последующего применения процедуры суперпозиции для древовидных структур и их необработки в случае фиксации непроверяемости линий сходящихся разветвлений.
Программная реализация ОДП-метода моделирования неисправностей цифрового устройства состоит из двух основных компонентов: препроцессора предварительного структурного анализа и собственно алгоритма моделирования тест-вектора.
Препроцессор структурного анализа модели схемы осуществляет поиск СР в схеме цифрового устройства. Вычислительная сложность данной процедуры Q г=?г2 но она является разовой и выполняется на стадии предварительного анализа, поэтому практически не влияет на быстродействие моделирования входных наборов в целом. Здесь осуществляется определение двоичного вектора линий сходящихся разветвлений (с помощью одного из рассмотренных выше методов структурного анализа): я = {Щ,к2,
Гк-^еЯ*0;
относительно которого реализуется процедура дедуктивно-параллельного анализа неисправностей.
Алгоритм моделирования тест-вектора ориентирован на формирование списка проверяемых дефектов и состоит из следующих пунктов.
1. Фаза исправного моделирования цифровой схемы. Предназначена для определения реакции всех невходных линий устройства на входной набор Т, е Т = [Ти ] . В соответствии с определением 4 тест-строка матрицы исправного поведения Т может быть представлена как
Тг =■ (ТСХ ,Т,Г ). Аналогично задается вектор проверяемых неисправностей 5 = (5Х,52,5У), который определяется каждый раз заново для очередной анализируемой строки Т(.
2. Моделирование неисправностей линий сходящихся разветвлений на тест-векторе и модификация схемной структуры путем преобразования СР в псевдовыходы цифрового устройства. Для этого выполняется инициализация вектора проверяемых неисправностей схемы
5 = = 0,= 0,= 1). Единичное значение координаты вектора S¡ = 1 является индикатором проверки одиночной неисправности, инверсной двоичному исправному состоянию линии Т 1г.
Затем, в соответствии с (5), выполняется генерирование исходных дефектов линий сходящихся разветвлений схемы, оформленных в матрицу М=[Мно уже размерностью гхга, где г - количество СР.
Моделирование дефектов линий сходящихся разветвлений я1 ся = (/г' ={л11,^},/г0)(/г1,/г11)^,/г0 - ср, проверяемые и непроверяемые ср, линии, не относящиеся к ср соответственно) осуществляется параллельным методом обработки матрицы М на дедуктивной модели устройства, соответствующей тест-вектору Т1:. Использование метода ориентировано на обработку дефектов ср, число которых в реальных проектах составляет не более 20%. Здесь также можно использовать дедуктивный метод моделирования ср, поскольку предельный список неисправностей для схемы ограничен числом г.
3. Декомпозиция модели схемы на основе результатов анализа дефектов сходящихся разветвлений. Выполняется вычисление линий подграфов схемы, моделирова-
ние неисправностей которых на тест-векторе не должно проводиться вследствие существования формального доказательства их непроверяемости. Другими словами, из процесса моделирования исключаются экстраобразы -древовидные подграфы с корневыми вершинами (сходящимися разветвлениями), неисправности которых не проверяются
Полученные структуры И являются древовидными фрагментами цифрового устройства, корректными для выполнения суперпозиции решений - векторов проверяемых на тест-векторе неисправностей примитивов.
4. Моделирование неисправностей оставшихся линий, дополняющих сходящиеся разветвления, проверяемые и непроверяемые: /?' и и подграфы с непроверяемыми корневыми вершинами до полного множества
этом анализ собственных дефектов каждого примитива выполняется путем применения дедуктивно-параллельного алгоритма к матрице проверяемых дефектов, но не схемы, а рассматриваемого элемента. Такой анализ можно провести и дедуктивно, используя собственные входные списки проверяемых неисправностей каждого логического элемента.
5. Выполнение процедуры суперпозиции векторов проверяемых неисправностей примитивов на скорректированной модели цифрового устройства. Упомянутая процедура сводится к дизъюнкции вектора проверяемых входных дефектов г-го примитива
5 = j,...,Sn)
и вектора 5 проверяемых неисправностей схемы при условии, что на линии, соответствующей выходу г-го элемента, имеется единичное значение = 1
/1,-1
= (21) ;=1
где Х° = 1}) - вектор номеров вход-
ных линий г-го примитива.
В масштабе всей схемы суперпозиция сводится к последовательному объединению векторов проверяемых дефектов для примитивов, выходные линии которых являются предшественниками для внешних выходов и проверяемых на входном наборе сходящихся разветвлений - псевдовыходов. Иначе, моделирование дефектов выполняется только относительно выходных наблюдаемых линий схемы, дополненных разветвлениями, неисправности которых обнаруживаются на тест-векторе Т(:
Ку = Кг и Л', где Яу - выходные линии схемы, дополняемые разветвлениями К| с проверяемыми неисправностями.
Пример 4. Иллюстрирует процедуру обратной суперпозиции для древовидной схемы, представленной на рис. 10, где в скобках приведены исправные состояния линий.
2(0)
3111 4(1)
Ш
ГН_гп
123456789 S=SuS' <-Sj nSj Ф 0
. . . . 0 . . 0 1 .....0.0. . . 0 0 . . 1 . . 1 1 . . . 0 . . . S4 S3 S2 S1
....00.01 . . . .00.01 1 1 . . 0 0 . 0 1 S = S4uS3 <-Sg ns| =0 S = S<-S7 nSy =0 S = SuS1 <-S6nSg =0
Таким образом, выигрыш в быстродействии предложенного метода тем больше, чем меньше сходящихся разветвлений в схеме цифрового устройства.
Рисунок 10 - Древовидная схема
Векторы проверяемых на выходах неисправностей примитивов представлены первыми четырьмя строками (координаты задают: 0 (1) - проверка константы нуля (единицы), точка - пустое множество проверяемых дефектов на линии) следующей таблицы
Рисунок 11- Схема с разветвлениями
Строки обрабатываются в соответствии с выражением
S=SuS'' <-5, п5/ (22)
которое является упрощенной записью равенства (21), где SiS1) - трехзначный вектор проверяемых дефектов
-------- (—ри----------). Су.__р—иц._._ -----------------, ------
пересечение двух векторов по линии связи двух соответствующих примитивов не равно пустому множеству. При этом число операций суперпозиции - in-1), где п - количество элементов в схеме. Результат в виде вектора проверяемых на наборе 00111 дефектов представлен последней строкой упомянутой таблицы.
8 ОЦЕНКА БЫСТРОДЕЙСТВИЯ ОДП-МЕТОДА
В качестве примера реконфигурации выступает схема, приведенная на рис. 11, где линии 15, 17, 19 есть CP, которые сходятся на элементах с выходами 22, 24, 28. В результате применения алгоритма их поиска схема модифицируется в четыре древовидные структуры, определяемые подграфами с корневыми вершинами, являющимися выходами или псевдовыходами схемы (рис.12).
Моделирование неисправностей такой схемы с помощью обратной суперпозиции требует уже линейных затрат памяти и времени в функции от числа линий и квадратичных затрат для обработки сходящихся разветвлений: Q = (г2/W) + 2п + п{\-г/п) , где г2/ W -вр~"я --о-~~ирования н~"с-равност~й г с~~~ящ—'ся разветвлений; 2 и = nr + np , nr = п - время реконфигури-рования примитивов схемы на входном наборе; np = п -время поиска подграфов линий, соответствующих непроверяемым сходящимся разветвлениям; я(1-3г) - время выполнения процедуры суперпозиции на множестве линий схемы без сходящихся разветвлений и предшественников для непроверяемых СР.
Рисунок 12 - Древовидные фрагменты схемы
9 ТОПОЛОГИЧЕСКИЙ ОДП-МЕТОД МОДЕЛИРОВАНИЯ
Проведем модификацию процедуры суперпозиции, в сторону обратного прослеживания дефектов на топологии схемы. Использованию процедуры обратной суперпозиции или обратного прослеживания в общем случае препятствует невозможность выполнения одномерной активизации, которая может быть проиллюстрирована двумя вариантами некорректности, представленными следующим примером.
Пример 5. Выполним анализ схем (рис. 13) в целях определения множества проверяемых дефектов на заданных тест-векторах с помощью процедуры обратной суперпозиции.
Рисунок 13 - Ложная проверка и непроверка дефектов
Для обеих схем активизация неисправностей на линиях а и Ь дает некорректные результаты их проверки.
В левой схеме константная неисправность 21 ложно проверяется на одномерном пути 2-5-6 с помощью проце-
дуры обратного прослеживания. Однако при этом не учитывается тот факт, что данный дефект изменяет состояние линии 4 с 1 на 0, что создает условия запрета транспортирования неисправности на выход схемы. Поэтому неисправность на линии а - 21 является ложно-проверяемой на наборе (101) при рассмотрении ее транспортирования по одномерному пути активизации.
Правая схема является примером альтернативной ситуации - к выходу 6 нет одномерного пути транспортирования дефектов с внешних входов и, в частности, от линии Ь. Тем не менее, неисправность на упомянутой линии - 21 проверяется, поскольку ее присутствие создает кратный дефект на линиях 4 и 5, который изменяет состояние выходной линии схемы.
В обоих случаях имеется существенная некорректность, которая не позволяет использовать только идею одномерности при отслеживании пути транспортирования неисправностей от выходов ко входам схемы.
Однако учитывая, что некорректность связана исключительно с одномерной активизацией неисправностей сходящихся разветвлений, необходимо сначала выполнить только их обработку, а затем исключить из рассмотрения, сделав структуру схемы древовидной и пригодной для одномерного обратного прослеживания. Естественно, для этого на стадии предварительного анализа (блок Р, рис.14) следует выполнить дополнительную процедуру определения всех сходящихся разветвлений.
Анализ сходящихся разветвлений
I4
Анализ исправного поведения схемы на тест-векторе
Создание дедуктивной модели схемы
1
Моделирование неисправностей сходящихся разветвлений
1
Моделирование неисправностей древовидных структур
1
Рисунок 14 - Алгоритм топологического моделирования
Поскольку далее будет рассматриваться анализ неисправностей в привязке к топологиии схемы цифрового устройства, то естественным представляется назвать алгоритм анализа топологическим. Таким образом, топологический с обратным прослеживанием дедуктивно-параллельный алгоритм (ТОДП) моделирования цифровых систем (см.рис. 14) можно представить шагами:
1. Анализ исправного поведения цифрового устройства на заданном входном наборе.
2. Преобразование схемы на текущем тест-векторе в дедуктивную модель.
3. Моделирование неисправностей СР сходящихся разветвлений по дедуктивной модели схемы.
4. Обратное прослеживание проверяемых неисправностей примитивов по ДС дедуктивной модели.
П. 3 ориентирован на обработку только сходящихся разветвлений, количество которых значительно меньше остальных линий; п.4 - на моделирование неисправностей линий, относящихся к древовидным подграфам. Теоретическим обоснованием применения последнего пункта является доказательство следующих теорем и формулировка следстий из них.
Лемма. Сходящиеся разветвления /?/ € /?' в комбинационной схеме являются причиной появления кратных дефектов на входах примитивов.
Доказательство. Пусть комбинационная схема не имеет сходящихся разветвлений. В этом случае она представлена древовидной структурой. Тогда пересечение подграфов-предшественников (экстраобразов) для любых входов примитивного элемента равно пустому множеству
/*(Х,.)П/*(Х,.) = 0. (23)
Это справедливо для примитивов первого уровня, где входы элементов являются входами схемы, занумерованными различными идентификаторами линий. Если примитив находится внутри схемы, то в силу древо-видности (23) любые два входа не будут иметь хотя бы одного общего предшественника. Иначе нарушится условие древовидности графовой структуры. Таким образом, два любых входа примитива древовидной схемы, не имея общих предшественников, не будут иметь и общих неисправностей на конкретном двоичном входном наборе, которые могут быть транспортированы через рассматриваемый элемент.
Теорема 1. Для древовидной структуры дедуктивной
схемы инверсный вход примитива И: е Ь запрещает транспортирование всех неисправностей, принадлежащих линиям-предшественникам.
Доказательство. Во-первых, инверсия на входе может иметь место на примитиве, имеющем две и более входные линии, во-вторых, она означает вычитание списка неисправностей, принадлежащего данному входу,
учитывая изоморфизм XiXj~Xj\Xr Но согласно лемме, пересечение двух списков линий-предшественников, относящихся ко входам одного примитива, равно пустому множеству (23). Следовательно, вычитание списка линий-предшественников никогда не уменьшит мощность любого другого списка, относящегося к неинверсному входу рассматриваемого элемента. Таким образом, для древовидных структур комбинационных схем всегда будет выполняться условие
Теорема 2. Если в древовидной структуре дедуктивной схемы /_ существует примитив И, имеющий более одного неинверсного входа X ], то такой элемент запрещает транспортирование всех неисправностей,
принадлежащих линиям-предшественникам всех его входов.
Доказательство. Наличие двух и более неинверсных, прямых входов в дедуктивном элементе означает пересечение списков линий, являющихся предшественниками для рассматриваемых входов. Но поскольку, согласно лемме, входы одного примитива ДС не имеют общих предшественников, то отсюда следует, что пересечение упомянутых списков будет всегда равно пустому множеству
Если же дедуктивный элемент имеет и входы с инверсией, то согласно теореме 1 вычитание из полученного пустого множества предшественников любого непустого, принадлежащего входу с инверсией, дает также пустой результат.
Следовательно, дедуктивный элемент И, имеющий более одного неинверсного входа, не пропустит через себя неисправности линий предшественников.
Следствия: 1) Инверсный вход дедуктивного элемента И зап ещает активизацию всех неисп авностей ли-пИЙ-П'^едшес,вешшков, относящихся к данном^ входу. 2) Если дедуктивный примитив имеет более одного неинверсного входа, то все его входы следует определить инверсными. 3) Дедуктивный элемент И пропустит неисправности линий-пре шественников только по неинверсному входу, который должен б"ть единственным. 4) Дедуктивный элемент ИЛИ не может иметь инверсных входов. 5) Сходящееся разветвление отмечается инверсией (кружком на линии ветвления), если его неисправность не п^ ове, яется на тест-векторе. 6. Инверсия на линии, входной или выходной, является условием разрыва активизации неисправностей и прекращения обратного прослеживания дефектов по рассматриваемой ветви древовидной структуры. 7) Проверяемую на тест-векторе линию сходящегося разветвления (на топологическом рисунке схемы далее отмечается жирным кружочком) при выполнении процедуры обратного прослежи-
а------ л ду р--------р ь а на д--------------д
схемы. 8) Интерпретация результата топологического моделирования: неисправности линий, не отмеченные знаками инверсий на дедуктивной модели схемы, прове-яются.
В качестве иллюстрации основных шагов топологического моделирования ниже предлагаются следующие два примера.
Пример 6. Пусть дано цифровое устройство (рис.15, первая схема, при рассмотрении сверху вниз), содержащее 3 сходящихся азветвления.
Устройство имеет 16 линий, в том числе 7 входов, на них подается тест-вектор 1011111, для которого следует определить проверяемые дефекты константного типа. Состояния линий после исправного моделирования представлены в скобках. Результат процесса преобразования исправной модели устройства в дедуктивную и моделирование неисправностей линий СР зафиксирован на второй схеме. Здесь определено, что все неисправности разветвлений (2, 10, 13), инверсные по отно-
шению к исправному состоянию этих линий, являются проверяемыми. Факт проверки отмечен на схеме дополнительно черными кружочками.
Процедура обратного прослеживания неисправностей в целях определения списка проверяемых заключается в построении максимальных древовидных подграфов, ограниченных на топологии прозрачными кружочками. При этом черные кружочки есть проверяемые линии разветвлений, которые следует рассматривать на третьей схеме (см. рис. 15) как наблюдаемые выходы. Здесь же обозначены все неисправности, проверяемые на тест-векторе: {2, 8, 9, 10, 11, 12, 13, 14, 15, 16}. Знак дефекта определяется инверсией по отношению к состоянию исправного поведения линии. Для моделирования данного цифрового устройства истинным является утверждение: неисправности линий, не отмеченные прозрачными кружочками (знаками инверсии), проверяются.
Рисунок 15 - Моделирование схемы с разветвлениями
Пример 7. Определить список проверяемых на тест-векторе 10111 неисправностей для цифрового устройства, представленного на рис.16, содержащего 2 сходящихся разветвления.
Здесь интерес представляет непроверка неисправностей линий 9 и 10 наряду с фактом проверяемости линий 7 и 8, благодаря наличию сходящегося разветвления 8, моделирование неисправности которого показало, что она транспортируется на внешний выход 11.
Пример 8. Определить список проверяемых на тест-векторе 10111 неисправностей для цифрового устройства, представленного на рис. 17.
Рисунок 17 - Схема с непроверяемым разветвлением
Результат топологического моделирования показал, что непроверка сходящегося разветвления 8 запрещает транспортирование всех дефектов, которые относятся к линиям-предшественникам упомянутого разветвления. Поэтому проверяемыми зафиксированы неисправности только для линий 10 и 11. Иначе проверяются дефекты тех линий, которые не отмечены знаками инверсий.
На рис. 18 представлена структура эволюционного развития методов моделирования неисправностей. В основу положены дедуктивный (Д) и параллельный (П) алгоритмы. Далее был разработан универсальный, но относительно медленный, дедуктивно-параллельный метод (ДП). Затем был реализован ОДП-метод, ориентированный на быструю обработку моделей цифровых систем. Последний был модифицирован к ТОДП-методу, который ориентирован на вентильный уровень представления цифровых систем. При этом в описании устройства предварительно осуществляется поиск множества сходящихся разветвлений и выделение древовидных структур как дополнение к СР. Для моделирования сходящихся разветвлений используется универсальный дедуктивно-параллельны" алгоритм, для анализа древовидных структур - ОДП- и ТОДП-методы. Такое разделение функций обработки цифровых схем большой размерности позволяет как минимум на порядок повысить быстродействие моделирования неисправностей по сравнению с базовыми методами (дедуктив-ный и параллельный).
Методы моделирования
CP
дс
п Д
ДП
1 1
ОДП
по "не ~ю о " го "" " п" _ь-
ного и дедуктивного моделирования. Отдельные примеры анализа быстродействия разработанного метода (обработка тест-примеров на 1000 входных последовательностей, IBM PC 500 МГц, 256 Мбайт) и существующих базовых показаны на рис.19. Ускорение моделирования составляет не менее десяти раз. На рис.20 представлены результаты анализа быстродействия трех реализованных методов моделирования ци ровых схем на одном и том же компьютере при обработке 1000 векторов. Показано преимущество ОДП- и ТОДП-методов перед дедуктивно-параллельным. Выигрыш в быстродействии более существенен для схем большой размерности. Число сходящихся разветвлений в тест-схемах в среднем составляет 20% от общего количества линий.
Время, с
С432 С499 с880 С1355 С2670 С2908 С3540 С5315 С6288 С7552
Рисунок 19 - Анализ быстродействия систем моделирования
Время, м:с
-ДП-метод
-ТОДП-метод
-ОДП-метод
с6288 с10000 С15000 С20000 С25000 сЗОООО С35000 С40000
§
Рисунок 18 - Эволюция методов моделирования ЗАКЛЮЧЕНИЕ
Предложенный метод моделирования неисправностей ориентирован на обработку цифровых устройств на основе ПЛИС, содержащих миллионы вентилей. Тестовые эксперименты программной реализации метода на сотнях цифровых комбинационных и последовательност-ных схем дали хорошие результаты по быстродействию
Рисунок 20 - Анализ быстродействия методов моделирования
Таким образом, основным результатом данной работы является усовершенствование дедуктивно-параллельного метода моделирования неисправностей цифровых систем, заключающееся в:
1) создании обобщенной модели процесса дедуктивно-параллельного анализа цифровой схемы на основе процедуры обратной суперпозиции, имеющей линейную вычислительную сложность от числа линий схемы;
2) разработке дедуктивных алгоритмов структурно-функционального анализа цифровых систем в целях определения множества сходящихся разветвлений и реконфигурации структуры для реализации процедуры суперпозиции;
3) создании внутренней интерпретативно-компилятив-ной модели цифрового устройства для эффективного исправного анализа логических элементов и их неисправностей одиночного константного типа;
4) разработке топологического алгоритма моделирования неисправностей по древовидной структуре цифровой системы, имеющего линейную вычислительную сложность в зависимости от числа линий схемы.
ПЕРЕЧЕНЬ ССЫЛОК
1. Wang X., Hill F.G., Mi Zh. A sequential circuit faulf simulation by surrogate fault propagation // Proc. 1989 IEEE International test conference, IEEE Computer society, 1989. P. 9-18.
2. Nishida Т., Miyamoto S., Kozawa Т., Satoh K. RFSIM: Reduced fault simulator // IEEE Transactions on computer-aided design. 1987. Vol. CAD-6, No 3. P. 392-402.
3. Hahanov V.I., Babich A.V., Hyduke S.M. Test Generation and Fault Simulation Methods on the Basis of Cubic Algebra for Digital Devices. Proceedings of the Euromicro Symposium on Digital Systems Design DSD2001. Warsaw, Poland. September, 4-6, 2001. P. 228-235.
4. Хаханов В.И., Хак Х.М. Джахирул, Масуд М.Д. Мехеди. Модели анализа неисправностей цифровых систем на
основе FPGA, CPLD // Технология и конструирование в электронной аппаратуре. 2001. № 2.- С. 3-11.
5. Levendel Y.H., Menon P.R. Comparison of fault simulation methods - Treatment of unknown signal values // Journal of digital systems. 1980. Vol. 4. P. 443-459.
6. Abramovici M., Breuer M.A. and Friedman A.D. Digital systems testing and testable design. Computer Science Press. 1998. 652 p.
7. Убар P.P. Анализ диагностических тестов для комбинационных цифровых схем методом обратного прослеживания неисправностей // Автоматика и телемеханика. 1977. №8. С.168-176.
8. Автоматизированное проектирование цифровых устройств / С.С.Бадулин, Ю.М.Барнаулов и др./ Под ред. С.С. Бадулина. М.: Радио и связь. 1981. 240 с.
9. Active-HDL User's Guid. Second Edition. Copyright. Aldec Inc. 1999. 213p.
10. Горбатов В.А. Основы дискретной математики. М.: Высш. шк., 1986. 311 с.
Надшшла 29.03.04
Запропонований швидкодтчий дедуктивно-паралельний метод зворотнього моделювання несправностей, opieumoea-ний на обробку цифровых npoenmie вентильного та pezicm-рового р1вня опису. Швидтсть програмног реал1заци на порядок вище, нгж у Memodie прямого транспортування спис-Kie дефект1в.
Fast fault simulation method integrated the advantages of deductive and concurent fault simulation algorithms and oriented on evaluation of digital circuit represented on gate or RTL description level is offered. The speed up of backword fault simulation is better on 10 times than methods with forward propagation algorithms.
YAK 681. 3:622. 276
B.i. Шекета
М0ДИФ1КАЦ1ЙН1 ПРЕДИКАТЫ ЗАПИТИ, ЯК МНОЖИНА Л0Г1ЧНИХ PROLOG-nPOrPAM 3 ОБМЕЖЕННЯМИ
У po6omi показано, що кожний модифшацшний предикатный запит е eквiвaлeнmнuм деякш Prolog-npoipaMi, is заданою множиною обмежень. Запропоновано формально-лог1чне визначенпя для процедуры в1дображення множыны модыфшацшных предыкатних 3anumie на множину лог1чних Prolog-програм в рамках nidxody па ocnoei семантики ста-бшьпих моделей .
ВСТУП
Одним ¡з ключових питань з точки зору матема-тичного моделювання процесу побудови шформацшних ¡нтелектуальних систем для нафтогазово! предметно! обласп е cnoci6 представления знань, на основ! якого система повинна приймати рппенпя в певши ситуацп[1]. Таким чином представления знань повинно бути задано способом, який дозволяе перехщ до представления фрагмеугпв шформацп про нафтогазовий об'ект в тер-мшах структур баз даних (БД) i знань (БЗ). Розгляда-тимемо таку базу даних з точки зору факив i процессе, що призводять до i'x змши, тобто з погляду семантики i синтаксису такого представления [2]. Шд синтаксисом будемо розулпти Ha6ip правил для поеднання символ ¡ в в
лопчно KopeKTHi вирази, а шд семантикою - cnociö штерпретацп вираз1в, що одержуються в результат конкретних рсальзацш синтаксичних правил.
TeopiH модифшацшних предикатних запгтв е форма-льнолопчним апаратом опису i вивчення процеслв онов-лення i модифшацп баз даних i знань, лопчного вис-новку на ochobi баз даних i знань. Основш ¡деУ такого тдходу розглядаються в рамках конкретних реал1зацш SQL, або реал1зацш для мережi штернет[3,5].
На вщмшу вщ розглянутого шдходу, де функщею лопчного обгрунтування заштв перекладено на користу-вача бази даних, i вщ Prolog - програм, де передбача-еться побудова бази знань ¡нженером когштологом i по-стшний супровщ користувача гид час сеансу лопчного висновку, в пропонованому нами шдход1 ¡нформацшна штелектуальна система (IIC) на основ! БД i БЗ сама формуе та поповнюе базу даних i знань i проводить лопчний висновок.
В poöoTi [6] база знань ¡нформацшно! системи розглядаеться як naöip шформацшних сутностей атомар-них предикат1В з деякого скшченого ¡нформацшного простору 9? . Bei змши, що вщбуваються в 6a3i знань,
