CC BY
14СХЕМОТЕХНИКА И ПРОЕКТИРОВАНИЕ CIRCUIT ENGINEERING AND DESIGN
УДК 004.414.23:004.312.42 DOI: 10.24151/1561-5405-2019-24-6-601-609
Блочный метод синтеза триггерных схем с использованием карт минтермов
А.А. Кулакова, Е.Б. Лукьяненко
Южный федеральный университет, г. Таганрог, Россия anastasya. staryh@mail. ru
Создание методов совершенствования триггерных схем с целью снижения числа транзисторов и увеличения их энергоэффективности является актуальной задачей. Для развития современной микроэлектроники требуются методы, позволяющие синтезировать энергоэффективные триггерные схемы, которые имеют наименьшую рассеиваемую мощность, высокое быстродействие и занимают минимальную площадь кристалла с сохранением своей функциональности. В работе представлен блочный метод синтеза триггерных схем. Показано, что использование карт минтермов в данном методе позволяет одновременно синтезировать триггерную схему и оптимизировать ее. Метод рассмотрен на примерах синтеза одно- и двухступенчатых D-, RS-, JK-, Г-триггеров. Проведено сравнение полученных триггеров со стандартными триггерными схемами на логических элементах по энергоэффективности. Показано, что использование предложенного метода позволяет достигнуть значительного улучшения (в среднем в 2-4 раза) энергоэффективности триггерных схем.
Ключевые слова: карта Карно; триггерная схема; тактовый сигнал; синтез и оптимизация схем; энергоэффективность схемы
Для цитирования: Кулакова А.А., Лукьяненко Е.Б. Блочный метод синтеза триггерных схем с использованием карт минтермов // Изв. вузов. Электроника. -2019. - Т. 24. - № 6. - С. 601-609. DOI: 10.24151/1561-5405-2019-24-6-601-609
© А.А. Кулакова, Е.Б. Лукьяненко, 2019
Block Method of Synthesis of Trigger Circuits Using Maps of Minterms
A.A. Kulakova, E.B. Lukyanenko
Southern Federal University, Taganrog, Russia anastasya.staryh@mail.ru
Abstract. The creation of methods for improving the trigger circuits in the direction of reducing the number of transistors and increasing their energy efficiency is an important task. For development of modern microelectronics the methods, allowing the synthesis of the energy-efficient trigger circuits, that have the least power dissipation, high speed and keep the minimum area of the crystal while maintaining their functionality, are required. In the work the block method of the synthesis of trigger circuits has been presented. It has been shown that the method uses the maps of minterms, which permits to simultaneously synthesize the trigger circuit and to optimize it. The method has been presented on the examples of the synthesis of one- and two-step D-, RS-, JK-, T-triggers. The comparison of the obtained triggers with standard trigger circuits on logic elements with respect to their energy efficiency has been performed. It has been shown that the use of the proposed method enables a significant a significant improvement (in average 2-4 times) of the energy efficiency of trigger circuits.
Keywords. Karnaugh map; flip-flop circuit; clock signal; circuit synthesis and optimization; energy efficiency of circuit
For citation: Kulakova A.A., Lukyanenko E.B. Block method of synthesis of trigger circuits using maps of minterms. Proc. Univ. Electronics, 2019, vol. 24, no. 6, pp. 601-609. DOI: 10.24151/1561-5405-2019-24-6-601-609
Введение. Синтез комбинационных схем с использованием карт минтермов и блоков из массивов p- и и-канальных МОП-транзисторов, расположенных в верхней и нижней полуплоскостях схемы, проведен в работе [1]. Такой подход может применяться и для синтеза триггерных схем.
Цель настоящей работы - синтез различных типов триггеров с помощью блочного метода и их сравнение по энергоэффективности с триггерами на логических элементах, схемотехника которых рассмотрена в [2-6].
^-триггер. Составим таблицу функционирования одноступенчатого О-триггера (табл.1). Выходной сигнал ^ принимает значения в зависимости от состояния входных переменных -информационного сигнала О и тактового сигнала С. Полагаем, что при С = 0 триггер находится в режиме хранения, а при С = 1 - в режиме записи.
Согласно равна:
Таблица 1 Таблица истинности одноступенчатого D- триггера
Table 1
The truth table of one-step D-trigger
C D Qn+1
0 0 Q
0 l Q
l 0 0
l l l
табл.1 выходная функция Q
Qn+1 = QCd + QCd + Cd.
n+l
На основе полученного уравнения составим прямую и инвертированную карту минтермов для выходного сигнала Qn+1 (рис.1). В карте минтермов (рис.1,а) «склеим» единицы [7] и запишем оптимизированное уравнение для формирователя единиц, расположенного в нижней полуплоскости схемы:
0м1 = ¿С + Ос. (1)
Из инвертированной карты Карно (рис. 1,6) запишем уравнение, в котором инвертируем каждый сигнал. Получим формулу, описывающую подсхему формирователя логического нуля, расположенную в верхней полуплоскости схемы:
О]1 = ¿С+ОС. (2)
По найденным выражениям, применяя правила синтеза КМОП-схем [1, 8], синтезируем схему одноступенчатого О-триг-гера. Подсоединив второй О-триггер с инверсией синхросигнала, получим двухступенчатый О-триггер с динамическим управлением (рис. 2).
При С = 1 транзисторы У2, ¥3 открыты и информационный сигнал О поступает на вход инвертора О1 и далее на выход первой ступени. Устанавливается режим записи. При С = 0 открываются транзисторы ¥6, ¥7 и образуется положительная обратная связь по цепям О1, У5, У6 или О1, У8, ¥7, обеспечивающая режим хранения (защелкивание выходного сигнала Q), который обеспечивается за счет наличия сигнала Q в слагаемых ОС в (1) и QC - в (2). Во второй ступени из-за изменения полярности тактового сигнала первоначально устанавливается режим хранения, а затем - записи, что обеспечивает динамический режим.
Рис. 1. Карта минтермов D-триггера для сигнала Q"+l (а) и инвертированная карта (б) Fig. 1. Map of minterms for D-trigger for signal Q"+l (а) and inverted card (b)
Рис.2. Схема двухступенчатого D-триггера Fig.2. Circuit of master-slave D-trigger
Принцип работы полученной схемы О-триггера аналогичен схемам, выполненным на мультиплексорах. Ее недостатком является то, что в режиме записи отсутствует триггерный эффект, так как в этом режиме отсутствует связь с выходным сигналом Q. Чтобы ввести триггерный эффект в режиме записи, добавим в (1) избыточные минтер-
мы QdC, QdC (см. рис.1,а), а в (2) - минтермы QCd, QCd (см. рис.1,б). Избыточные минтермы позволяют добавить слагаемые Qd в (1) и (2). Наличие в этих слагаемых выходного сигнала Q обеспечивает защелкивание данных на выходе первой ступени триггера. Тогда формулы, описывающие подсхемы формирователей единиц и нулей, принимают вид
Qм1 = +О+Cd, ^ = Q(d+о+Cd.
Синтезированная по этим формулам схема О-триггера показана на рис.3.
Рис.3. Схема D-триггера с динамическим управлением и защелкой в каждой ступени
в режиме записи данных
Fig.3. The circuit of D-trigger with dynamic control and latch in each step in the data recording mode
Рассмотрим работу первой ступени триггера. При С = 1 транзисторы V8, V9 открыты и сигнал D через транзисторы V7, V10 поступает на выход инвертора D1. Выходной сигнал Q подается на транзисторы V3, V4 и совместно с транзисторами V1, V2 образует положительную обратную связь. Таким образом, в режиме записи входные данные защелкиваются в триггер. При С = 0 открываются транзисторы V5, V6. Цепи D1, V3, V5 или D1, V4, V6 образуют петлю положительной обратной связи и переводят триггер в режим хранения. Вторая ступень триггера работает аналогично. Только в результате смены полярности тактового сигнала режимы записи и хранения меняются местами.
Исследование схем проводилось методом схемотехнического моделирования в САПР OrCAD. Использовалась модель МОП-транзистора четвертого поколения BSIM4, что позволило снимать характеристики при напряжении питания, равном 3,3 В. Подробные сведения о моделях МОП-транзисторов приведены в работе [9]. Тактовая частота выбрана равной 50 Мгц, токи МОП-транзисторов равны 1 мА при 0,18-мкм
технологии. Периметр и площадь областей стока и истока рассчитывались по методике, приведенной в работе [10].
Проведено сравнение двухступенчатого D-триггера по энергоэффективности с триггером на логических элементах [4]. Энергоэффективность L (пДжшт.) рассчитывалась как произведение времени задержки распространения 4.р (нс) на среднюю рассеиваемую мощность Рср (мВт) и на количество транзисторов в схеме N (шт.) [1]:
L = 4.р Рср N.
Средняя мощность определялась путем усреднения мгновенной мощности и измерялась в конце промежутка времени 2 мкс. Время задержки измерялось как среднее значение на выходах триггера при разных уровнях выходного сигнала.
Измеренные параметры D-триггеров имеют следующие значения:
- на логических элементах: Рср = 0,045 мВт, тзр = 0,20 нс, N = 36 шт., L = 0,32 пДж'шт;
- с защелкой в режиме записи данных: Рср = 0,031 мВт, тзр = 0,19 нс, N = 26 шт., L = 0,15 пДжшт;
- без защелки: Рср = 0,026 мВт, тзр = 0,14 нс, N = 22 шт., L = 0,08 пДжшт.
Схема разработанного D-триггера с защелкой превосходит по энергоэффективности схему на логических элементах в 2 раза, а схема D-триггера без защелки в режиме записи данных - в 4 раза.
ЛУ-триггер. ^-триггер имеет два информационных входа: вход установки S и вход сброса R. Добавим к ним тактовый сигнал С и составим таблицу функционирования одноступенчатого RS-триггера (табл.2).
Таблица 2
Таблица истинности ЛУ-триггера
Table 2
The truth table of ЛУ-trigger
C S R Qn+1
0 0 0 Q
0 0 1 Q
0 1 0 Q
0 1 1 Q
C S R Qn+1
1 0 0 Q
1 0 1 0
1 1 0 1
1 1 1 X
Из табл.2 получаем уравнение выходного сигнала Qn+1, выраженное через минтер-
мы:
0П+1 = дС(5я + Зя + ЗЯ + ЗЯ) + ОСЗЯ + СЗЯ + СЗЯ.
Из уравнения составим карты минтермов для выходного сигнала Qn+1 в прямом и инвертированном виде, по которым запишем выражения для схем в нижней полуплоскости (формирователь единиц) и в верхней полуплоскости (формирователь нулей):
он1 = зс+б(с+я), о;;=зяс+о(с+з).
На основе полученных уравнений синтезируем схему одноступенчатого ДО-триггера. Добавив к данной схеме вторую ступень в виде одноступенчатого О-триггера, получим двухступенчатый ДО-триггер (рис.4).
S J
Ж1 L
Цр <
F8
. 11 Ro т п
Э В С ^
1 1 ■ — F11
г4« ^
, I 5- í '4 I ^¡Г F7
п
л4
F9
п
i
J
I—►
Э
5
U
Gr
э С !>":
С
-w
L
Рис. Схема синтезированного ДО-триггера с динамическим управлением Fig.4. The circuit of the synthesized PS-trigger with dynamic control
Первая ступень, выполняющая функции ДО-триггера, работает следующим образом. Режим хранения соответствует значению С = 0. При этом открываются транзисторы V6, V7 и по цепям D1, V8, V6 или D1, V9, V7 поддерживается положительная обратная связь. Цепочка транзисторов V1-V5 отключена. Режиму записи соответствует логическое значение тактового сигнала С = 1. При этом по цепям V1, V2, V3, D1 или V5, V4, D1 устанавливается выходной сигнал Q, который защелкивается, так как цепи D1, V8, V10 или D1, V9, V11 образуют положительную обратную связь. Транзистор V1 служит для исключения неопределенного состояния в ^-триггере. Схема имеет динамическое управление за счет второй ступени триггера.
Измеренные параметры ДО-триггеров имеют следующие значения:
- на логических элементах [6]: Рср = 0,033 мВт, тзр = 0,20 нс, N = 34, L = 0,22 пДжшт;
- разработанный: Рср = 0,024 мВт, тзр = 0,18 нс, N = 27 шт., L = 0,11 пДжшт.
Энергоэффективность разработанной схемы в 2 раза выше, чем схемы на логических элементах.
JK-триггер. Значения выходных сигналов /K-триггера как функции от входных сигналов C, /, K приведены в табл.3.
Таблица 3
Таблица истинности JK-триггера
Table 3
The truth table of JK-trigger
C / K Q
0 0 0 Q
0 0 1 Q
0 1 0 Q
0 1 1 Q
C / K Q
1 0 0 Q
1 0 1 0
1 1 0 1
1 1 1 Q
Выходной сигнал триггера Qn+1 вычисляется как сумма произведений функции на минтермы. Таким образом, из табл.3 находим
q«+i = cq(JK + JK + JK + JK) + CQJK + CJK + CJKQ.
Оптимизированные уравнения для описания подсхем формирователей единиц и нулей получим из прямой и инвертированной карт Карно:
(+1 0(С+К)+ЗСО, (0(С+3)+КСО.
По формулам синтезируем формирователи единиц и нулей в нижней и верхней полуплоскостях, в результате чего получаем схему статического /К-триггера. Добавляя схему О-триггера, синтезируем схему /К-триггера с динамическим управлением
(рис.5). При синтезе значение ( заменяется на (вых, так как (, взятое из первой ступени, образует отрицательную обратную связь.
Рис.5. Схема разработанного JK-триггера Fig.5. The circuit of developed JK-trigger
Двухступенчатый JK-триггер срабатывает по отрицательному фронту тактового импульса. Правильность функционирования триггера подтверждена моделированием для всех последовательностей и сочетаний входных сигналов J и K.
Измеренные параметры JK-триггеров имеют следующие значения:
- на логических элементах [6]: Рср = 0,049 мВт, тзр = 0,23 нс, N = 38 шт., L = 0,43 пДжшт;
- разработанный: Рср = 0,035 мВт, тзр = 0,20 нс, N = 28 шт., L = 0,20 пДжшт.
Энергоэффективность разработанной схемы в 2 раза выше, чем схемы на логических элементах.
T-триггер. Г-триггер изменяет свое состояние при каждом поступлении тактового сигнала.
Согласно таблице истинности Г-триггера (табл.4), запишем уравнение работы триггера:
Qn+l = CQ + CQ.
Таблица 4 Таблица истинности Т-триггера
Table 4 The truth table of T-trigger
C QT1
0 6
1 Q
На основании прямой и инвертированной карт Карно для выходного сигнала запишем уравнения, отражающие работу формирователей единиц и нулей:
вц1 = се+сё, а;;1 = се+св.
По полученным формулам синтезируем схему Г-триггера со статическим управлением. Добавив О-триггер, получим триггер с динамическим управлением. Сигнал в в формулах снимается с инверсного выхода второй ступени. Схема двухступенчатого Г-триггера показана на рис.6.
Рис. 6. Синтезированная схема двухступенчатого Г-триггера Fig. 6. The synthesized circuit of master-slave T-trigger
При С = 1 первая ступень триггера находится в режиме записи выходного инверсного сигнала Q . При смене уровня тактового сигнала первая ступень переходит в режим хранения выходного инверсного сигнала, а вторая - в режим записи инвертированного сигнала. В результате обеспечивается смена состояний триггера. Энергоэффективность Г-триггеров соответствует энергоэффективности D-триггеров.
Заключение. Результаты моделирования показали, что триггерные схемы, синтезированные с использованием блочного метода, превосходят аналоги на стандартных логических элементах по энергоэффективности в 2-4 раза. У синтезированного двухступенчатого D-триггера энергоэффективность увеличилась в 4 раза, у D-триггера с защелкой в каждой ступени в режиме записи данных, ДО-триггера и JK-триггера -в 2 раза. Таким образом, представленный метод синтеза триггерных схем можно успешно применять для оптимизации последовательностных схем по энергоэффективности.
Литература
1. Старых А.А. Метод синтеза функциональных блоков комбинационных схем с использованием минтермов и макстермов // Электронная техника. Сер.2. Полупроводниковые приборы. - 2015. -Вып. 2-3 (236-237). - С. 63-69.
2. УгрюмовЕ.П. Цифровая схемотехника. - СПб.: БХВ-Петербург, 2001. - 528 с.
3. Бойко В.И., Гуржий А.Н., Жуйков В.Я. Схемотехника электронных систем. Цифровые устройства. - СПб.: БХВ - Петербург, 2004. - 512 с.
4. Шило В.Л. Популярные цифровые микросхемы: справочник. - М.: Радио и связь, 1989. - 352 с.
5. Барри Уилкинсон. Основы проектирования цифровых схем. - М.: Издательский дом «Вильямс», 2004. - 320 с.
6. Зельдин Е.А. Триггеры. - М.: Энергоатомиздат, 1983. - 96 с.
7. Алексенко А.Г. Современная схемотехника. - М.: Энергия, 1979. - 112 с.
8. Рабаи Ж.М., Чандракасан А., Николич Б. Цифровые интегральные схемы. - M.: OOO «И.Д. Вильямс», 2007. - 912 с.
9. Денисенко В.В. Компактные модели МОП-транзисторов для SPICE в микро- и наноэлектронике. -М.: Физматлит, 2010. - 408 с.
10. Ракитин В.В. Интегральные схемы на КМОП-транзисторах. - М., 2007. - 307 с.
Поступила в редакцию 14.05.2019 г.; после доработки 11.06.2019 г.; принята к публикации 24.09.2019 г.
Кулакова Анастасия Алексеевна - кандидат технических наук, младший научный сотрудник Инжинирингового центра приборостроения, радио- и микроэлектроники Южного федерального университета (Россия, 347922, г. Таганрог, ул. Шевченко, 2), anastasya.staryh@mail. ru
Лукьяненко Евгений Борисович - кандидат технических наук, доцент Южного федерального университета (Россия, 347922, г. Таганрог, ул. Шевченко, 2), luk101010@mail.ru
References
1. Starykh А. А. The method for the synthesis of functional blocks of combinaional circuits with the use minterms and maxterms. Electronic Engineering. Series 2. Semiconductor devices, 2015, iss. 2-3 (236-237), pp. 63-69. (in Russian).
2. Ugrymov E.P. Digital circuitry. St.Petersburg, BHV-Petersburg Publ., 2001. 530 p. (in Russian).
3. Boyko V.I., Gurzhij A.N., Zhujkov V.Ya. Circuitry of electronic systems. Digital devices. St.Petersburg, BHV-Petersburg Publ., 2004. 512 p. (in Russian).
4. Zeldin E.A. Triggers. Moscow, Energoatomizdat Publ., 1983. 96 p. (in Russian).
5. Barry Wilkinson. Fundamentals of digital circuit design. Moscow, Publishing house «Williams», 2004. 320 p. (in Russian).
6. Pukhalsky G.I., Novoseltseva T.Ya. Designing digital devices. St. Petersburg, Lan publishing house, 2012, 896 p. (in Russian).
7. Aleksenko A.G. Modern microcircuitry. Мoscow, Energy Publ., 1979.112 p. (in Russian).
8. Rabai J.M., Chandrakasan A., Nikolich B. Digital Integrated circuits. Design methodology. 2nd edition. Moscow, LLC «I.D.Williams» Publ., 2007. 912 p. (in Russian).
9. Denisenko V.V. Compact MOSFET models for SPICE in micro-and nanoelectronics. Moscow, Fizmatlit, 2010. 408 р. (in Russian).
10. Rakitin V.V. Integrated circuits in CMOS transistors. Moscow, 2007. 307 p. (in Russian).
Received 14.05.2019; Revised 11.06.2019; Accepted 24.09.2019. Information about the authors:
Anastasia A. Kulakova - Cand. Sci. (Eng.), Junior Scientific Researcher, Southern Federal University (Russia, 347922, Taganrog, Shevchenko st., 2), anastasya.staryh@mail.ru
Yevgeniy B. Lukyanenko - Cand. Sci. (Eng.), Assoc. Prof., Southern Federal University (Russia, 347922, Taganrog, Shevchenko st., 2), luk101010@mail.ru
