CC BY
12
УДК 004.4
Acnip. ВЛ. К1мак1 — 1еано-Франшвсышй НТУ нафти i газу
АРХ1ТЕКТУРА СПЕЦПРОЦЕСОРА ШИФРУВАННЯ ДАНИХ У ТЕОРЕТИКО-ЧИСЛОВОМУ БАЗИС1 РАДЕМАХЕРА-КРЕСТЕНСОНА
Результати аналiзу стану захисту шформацшних потокiв (1П) у комп'ютеризова-них системах свiдчать, що загалом стан розв'язання цieí задачi далекий вiд досконалос-тi. Тим бшьше, що виникае потреба у побудовi стiйких i продуктивних методiв та алго-ритмiв шифрування 1П у комп'ютерних мережах з урахуванням тенденцiй зростання ви-мог до необхщного рiвня захисту рiзних титв 1П. Тому розроблення пiдходiв, методiв, алгоритмiв, криптографiчних комп'ютерних засобiв захисту шформацп з використан-ням мережевих технологш та високопродуктивних спецпроцесорiв, особливо для проб-лемно-орieнтованих (ПОКС) та спещ^зованих комп'ютерних систем (СКС) на основi рiзних теоретико-числових базисiв (ТЧБ) е актуальною науковою задачею. На основi алгоритмiв та схемо-технiчних ршень апаратних компонентiв процесорiв шифрування даних у теоретико-числовому базис Радемахера-Крестенсона розроблено арх^ектуру багаторозрядного спецпроцесора шифрування даних, а також розраховано системи взаемопростих модулiв для цих процесорiв.
Ключовi слова: алгоритм, спецпроцесор, шифрування даних, модульне експонен-цшвання, теоретико-числовий базис Радемахера-Крестенсона.
Вступ. Перспективним напрямком удосконалення алгорштв криптоза-хисту даних на низових рiвнях комп'ютерних систем е реалiзацiя глибокого роз-паралелення блоюв даних на основi системи залишкових класiв ТЧБ Крестенсо-на, при цьому виникае потреба виртення задачi ефективного формування системи взаемопростих модулiв багаторозрядних спецпроцесорiв (1024 i бiльше бiт) та оптимiзованого синтезу 1х компонентiв у виглядi матрично-модульних утилiт, реалiзованих на ПЛ1С.
Модульне експоненщювання у ТЧБ Радемахера-Крестенсона. Теоретичною основою розмежовано1 системи числення залишкових класiв (РСЗК) е цшочисельна форма системи залишкових класiв (СЗК), рiвняння яко1 представлено у виглядi суми [1]
де Nik - m-розрядний (розмежований) фрагмент числа Nk, яке представлене у двшковш системi числення. Тобто 1024-розрядний процесор СЗК (Nk) можна розмежувати на 32 фрагменти (n) по 32 бгги (m) (рис. 1).
Nk = Nik + N2k +... + Nik +... + Nnk,
1024
993 992 ... 33 32
N32k
№к
Рис. 1. Приклад розмежування 1024-розрядного процесора
Таким чином, пряме перетворення РСЗК набувае вигляду
bi = (b11+b21 +... + br1 +... + bn1)mod p1 b2 = (b12 +b22 +... + br2 +... + bn2) mod p2
Nk bi = b +b2i +... + bri +... + bni) mod pi ,
bk = (b1k +b2k +... + brk +... + bnk )mod Pk
Наук. керiвник: проф. Я.М. Николайчук, д-р техн. наук - Тернопшьський НЕУ
де: bij - залишок числа; i - порядковий номер модуля р; j - порядковий номер бгга двшкового числа.
При цьому математичнi операцп над числами в РСЗК можуть бути роз-межованi по кожному i3 фрагментiв процесора, що забезпечуе ще бiльш глибо-кий рiвень розпаралелення оброблення iнформацГí, i, вщповщно, пiдвищення швидкодп процесора СЗК [2, 3].
3i структури розмежованого процесора зрозумшо, що вона потребуе об-числення залишкiв для кожного компонента зпдно з виразом
bjj = resNj(mod pi),
де res - символ операцп отримання залишку. Звiдки, загальний залишок
bi = resibn + bi2 +... + bin)modpi.
За бггового розмежування двiйкових чисел базису Радемахера, структура розмежування мае вигляд, зображений на рис. 2.
Рис. 2. БШове розмежування двшкового числа
Внаслщок такого розмежування двшкового числа (xn-1, ..., xi, ..., x0) фор-муеться матриця залишюв кожного i-го розряду у системi взаемопростих моду-лiв pi,., pj, ..., pk (табл. 1). Для переходу в базис Крестенсона над елементами рядюв матрицi, подано1 в табл. 1, виконуеться така операщя:
bj = res(bn-i j + bn -2, j + ... + bi, j + ... + b1, j + b0,j mod pj .
Для виконання операцií модульного експоненщювання запропонуемо використовувати матрицю, представлену у виглядi табл. 2, розмiрнiсть яко1 до-рiвнюе розрядностi n модуля р [1]. Причому в стовбцях табл. 2 подано значення a2 mod p у базиш Радемахера ai j = 0,1. Для зменшення часово1 складностi, сте-пiнь x записуеться степенями двшки i результат операцп модульного експоненщювання отримуеться шляхом перемноження вщповщно'1 кiлькостi стовпцiв з використанням методу модульного множення в розмежованiй системi числення Радемахера-Крестенсона.
У запропонованому алгоритмi модульного експоненщювання, в якому на вщмшу вщ вiдомих, здiйснюеться замiна операцй' множення багаторозряд-них чисел операщею сумування, що дае змогу зменшити обчислювальну склад-нiсть та збшьшити швидкодiю.
Табл. 1. Матриця залиштв числа х
xn-1 Xi Xo
pi bn-1,1 b,1 bo,1
pj bn-1, j bi. j bo, j
pk bn-1, k bi. k bo. k
Табл. 2. Матриця тднесення до степеня в розмежованШ систем1 числення Радемахера-Крестенсона
an-1 n-1 a n-1 a0 n-1
an-1 j a4 a0 j
2n-1 a 2 a 2 20 a 2
Розроблення структури спецпроцесора модульного експоненщюван-
ня. На основ1 матричного способу, а також апаратних реал1зацш [4, 5] розроб-лено структуру спецпроцесора модульного експоненщювання багаторозрядних чисел у розмежованш систем1 числення Радемахера-Крестенсона (рис. 3).
Рис. 3. Структура спецпроцесора модульного експоненщювання
Особливктю ще! структури е конвеерне виконання операцш. Спочатку обчислюеться а02 mod p, тсля якого паралельно виконуеться обчислення квадрата по модулю поточного залишку Ъг та добутку поточних залишюв Ъг i Y по модулю. Внаслщок такого конвеера обчислення займае n+2 цикли обчислення квадратiв по модулю. Структура компонента для обчислення квадралв та до-буткiв по модулю (рис. 4) е однакова, але за обчислення квадралв подаються однаковi коди aг = aj, а добуткiв - рiзнi коди.
Таким чином, швидкодiя цього спецпроцесора принципово залежить вiд швидкодп компонента, зображеного на рис. 4. Тому проблема тдвищення швидкодп цього компонента, який може бути реалiзований у рiзних теоретико-числових базисах, теоретично може бути виконана у 100-1000 разiв швидше завдяки запропонованому вдосконаленню.
Компонентами цього спецпроцесора виступають також швидкодшчий двiйковий суматор по модулю з парафазними нас^зними переносами (рис. 5) та швидкодшчий двшковий суматор (рис. 6).
Рис. 4. Структура компонента для обчислення добутку багаторозрядних чисел
по модулю
Рис. 5. Функцюнальна структура швидкодтчого двшкового суматора по модулю з парафазними нас^зними переносами
Швидкодшчий двшковий суматор по модулю з парафазними нас-крiзними переносами - патент Укра'ши №90144 [6] (див. рис. 5). Шсля подачi сигналу синхрошзацп у виглядi фронту наростання на вхщну шину 5 вхiдний код даних записуеться в тригер 4 вщповщного розряду суматора 3. Вихiднi ко-ди тригерiв подаються на вщповщш входи нульових чи одиничних спещалiзо-ваних однорозрядних суматорiв вiдповiдного доповнювального коду модуля Pд. Внаслiдок сумування вхiдного коду з кодом Pд та всiх наскрiзних переносiв у суматорах пристрою на виходi 2 k знакового розряду однорозрядного суматора (Sk) формуеться потенцiал: 0, якщо а > P, тодi b = (a+P0) mod P, шакше а < P i b=a. Отриманий код b з виходiв мультиплексорiв 6 поступае на вихщну шину пристрою 2. Цей компонент використовуеться для виконання операцп (а+Рд)
mod P, де Рд - доповнювальний код числа P (Pc = P +1), який використовуеться в системах шифрування даних.
Ще одним компонентом спецпроцесора е швидкод^чий двшковии су-матор - патент УкраУни №97162 [7] (див. рис. 6). Суматор працюе таким чином: на вхщт шини 1 i 2 подаються коди операндiв операцп сумування, на вхiд
6 подаеться сигнал лопчно'1 одиницi. По сигналу синхрошзацп 4 в D-тригери
7 записуеться двшковий код першого операнда, а D-тригери репстра зсуву встановлюються в стан " 1" по S-входах. При цьому в елементах 8 виконуються паралельнi операцп сумування з нас^зними переносами, а на виходах елемен-тiв 9 формуються сигнали, якi встановлюють D-тригери репстра зсуву по R-входах в нульовий стан. Пiд дiею сигналу синхронiзацií шини 5, починаючи з тригерiв, якi знаходяться в сташ "0", записуються нулi в групах розрядiв, на якi поширюються наскрiзнi переноси. Пiсля завершення групи з найбiльшим числом розрядiв мiж тригерами, якi знаходяться в нульових станах на виходi лан-цюга 11, формуеться сигнал пришвидшеного завершення сумування 12.
Рис. 6. Функщональна структура швидкодшчого двшкового суматора
При цьому розрядносл процесора в базиш Радемахера 2 k потрiбну роз-ряднiсть спецпроцесора у базиш Крестенсона потрiбно розраховувати згiдно з виразом
А
N = E [log2(P -1)]> 2k + 2,
А
де E [•] - цiлочисельна функцiя з заокругленням до бiльшого цшого;
n
P=П Pi.
i=1
де: pi е (pi,Pz—,pi,...,pn) - Ha6ip взаемопростих модулiв з розряднктю
л N -
E[log2(P -1)]<—; P е 0,N-1 - дiапазон кодування чисел у базис Крестенсона. n
В основу методу вибору системи взаемопростих модулiв для великороз-рядних процесорiв базису Крестенсона покладено такий алгоритм:
1) вибираеться модуль p1 = 2k з виконанням умови E|log2(2k -1)J = n, осыль-
ки bi_max = pi -1;
2) вибираються Bei прост1 числа розрядн1стю n в д1апазон1
E[log2(2k -1)]-E[log2(2k-1 +1)], тобто 521, 523, 541, 547, 557, 563, 569, 571,
577, 587, 593, 599, 601, 607, 613, 617, 619, 631, 641, 643, 647, 653, 659, 661, 673, 677, 683, 691, 701, 709, 719, 727, 733, 739, 743, 751, 757, 761, 769, 773, 787, 797, 809, 811, 821, 823, 827, 829, 839, 853, 857, 859, 863, 877, 881, 883, 887, 907, 911, 919, 929, 937, 941, 947, 953, 967, 971, 977, 983, 991, 997,1009, 1013, 1019, 1021 при n=10;
3) вибираються добутки простих чисел, сумарна розрядшсть яких в1дпов1дае n-бгг;
4) вибираються прост1 числа розрядшсть яких дор1внюе (п-1)-61т. Внаслвдок використання розробленого алгоритму отримано набори мо-
дулiв для процесорш з розряднктю 256, 512 та 1024 бгги.
Висновки. Використання ТЧБ Радемахера-Крестенсона у задачах шиф-рування даних дае змогу ефективно застосувати матричш методи шд час побу-дови спецпроцесорш шифрування, а замiна операцiй множення операциями до-давання на етапах генерацп ключiв, шифрування та дешифрування - значно зменшити часову складшсть залежно вiд розрядностi параметров алгоршшв шифрування. Розраховано системи взаемопростих модулiв для багаторозрядних процесорiв, якi реалiзують арифметично-логiчнi операцп у базисi Крестенсона i дають змогу шифрувати багаторозрядш масиви даних у реальному чаа, а також пiдвищують регулярнiсть архнтектури багаторозрядних процесорiв.
Лiтература
1. Николайчук Я.М. Коди поля Галуа: теорш та застосування : монографiя / Я.М. Николайчук. - Тернопшь : Вид-во ТНЕУ. - 2012. - С. 239-249.
2. Николайчук Я.М. Теорш джерел шформаци" : монографш / Я.М. Николайчук. -Тернопль : Вид-во ТНЕУ, 2008. - 536 с.
3. Kasyanchuk M. Matrix Algorithms of Processing of the Information Flow in Computer Systems Based on Theoretical and Numerical Krestenson's Basis / M. Kasyanchuk, I. Yakymenko, Ya. Nykolaychuk // Modern Problems of Radio Engineering, Telecommunications and Computer Science (TCSET-2010) : Proceedings of the Xft International Conference. - Lviv-Slavsk. - 2010. - С. 241.
4. Tsanko R. Theory, Topology and Building Technology of Multibasis Specialized Processor / R. Tsanko, O. Volynskyy, V. Puyul, I. Pituh // Modern Problems of Radio Engineering, Telecommunications and Computer Science (TCSET-2012) : Proceedings of the XIth International conference. - Lviv-Slavsk. - 2012. - С. 260.
5. Крулжовський Б.Б. Системы характеристики компонентов багаторозрядних процесорш шифрування даних / Б.Б. Крулжовський, А.Я. Давлетова, В.Л. Юмак // 1нформацшш проблеми комп'ютерних систем, юриспруденции енергетики, економжи, моделювання та управлшня (ISCM-2014) : зб. матер. Мiжнар. науково! координацшно! наради. - 1вано-Франювськ, 2014. - С. 105-107.
6. Патент на корисну модель № 90144 МПК G06F 7/00. Опублжований 12.05.2014 Бюл. № 9. Николайчук Я.М, Юмак В. Л., Волинський О.1., Крулжовський Б.Б. / Пристрш визначення залишку по модулю багаторозрядного числа.
7. Патент на корисну модель № 97162 МПК G06F 7/00. Опублiкований 10.03.2015 Бюл. № 5. Николайчук Я.М, Юмак В.Л., Крулiковський Б.Б. / Пристрш додавання багаторозрядних двiйкових чисел.
Кимак В.Л. Архитектура спецпроцессора шифрования данных в теоретико-числовом базисе Радемахера-Крестенсона
Результаты анализа состояния защиты информационных потоков (ИП) в компьютеризированных системах свидетельствует, что в целом состояние решения этой задачи далеко от совершенства. Тем более, что возникает потребность в построении устойчивых и продуктивных методов и алгоритмов шифрования ИП в компьютерных сетях с учетом тенденций роста требований к необходимому уровню защиты различных типов ИП. Поэтому разработка подходов, методов, алгоритмов, криптографических компьютерных средств защиты информации с использованием сетевых технологий и высокопроизводительных спецпроцессоров, особенно для проблемно-ориентированных (ПОКС) и специализированных компьютерных систем (СКС) на основе различных теоретико-числовых базисов (ТЧБ) является актуальной научной задачей. На основе алгоритмов и схемотехнических решений аппаратных компонентов процессоров шифрования данных в теоретико-числовом базисе Радемахера-Крестенсона разработана архитектура многоразрядного спецпроцессора шифрования данных, а также рассчитаны системы взаимнопростых модулей для этих процессоров.
Ключевые слова: алгоритм, спецпроцессор, шифрование данных, модульное эк-споненцианирование, теоретико-числовой базис Радемахера-Крестенсона.
Kimak V.L. The Architecture of Special Processor for Data Encryption in Rademacher-Krestenson's Theoretical-Numerical Basis
The analysis of information flow protection (IF) in the computer systems indicates that the overall condition of solving this problem is far from perfect. Moreover, there is a need to build stable and productive methods of IF encryption algorithms in computer networks with taking into account bigger requirements for data protection of various IF types. Therefore, the development of approaches, methods, algorithms, cryptographic computer information security using networking and high-performance special processors, especially for problem-oriented (POCS) and specialized computer systems (SCS) based on various theoretical and numerical bases (TNB) is an actual scientific task. Based on algorithms and schemes and technical solutions of processor's hardware components for data encryption in Rademacher-Kresten-son's theoretical-numerical basis is developed special multibit processor architecture for data encryption and is calculated system of coprime modules designed for these processors.
Keywords: algorithm, special processors, data encryption, modular exponentiation, Ra-demacher-Krestenson's theoretical-numerical basis.
УДК 681.5:519.7 Доц. В.М. Коцовський, канд. техн. наук -
Ужгородський НУ
К1ЛЬК1СН1 ОЦ1НКИ РОЗШЗНАВАЛЬНО'1 ЗДАТНОСТ1 ДВОПОРОГОВИХ НЕЙРОННИХ ЕЛЕМЕНТ1В
Дослщжено властивост двопорогових нейронних елеменпв, як е одним з найпростших узагальнень класичних нейроелементш МакКаллока-Шттса. Використан-ня двопорогових нейрошв дае змогу подолати деяю обмеження, притаманш звичайним пороговим елементам, зокрема знайти розв'язок ведомо! ХОИ-проблеми. Вивчено пи-тання, як стосуються оцшки юлькосп дихотомш сюнченно! множини у и-вишрному простора як можна отримати за допомогою двопорогових нейрошв. Також дослщжено асимптотичну поведшку юлькосп дихотомш та розглянуто питания знаходження роз-мiрностi Вапнiка-Червоненкiса двопорогових нейроелементш.
Ключовi слова: нейронний елемент, двопороговий нейрон, штучна нейромережа, розпiзнаваиия.
